初步
引脚说明
CYP15G0101DXA单通道的HOTLink II收发器
名字
TXPER
I / O特性
LVTTL输出，
相对于变化
REFCLK-
[1]
信号说明
CYP15G0101DXA
发送通道的数据信号
发射路径奇偶校验错误。
高电平有效。断言（高） ，如果奇偶校验检查已启用
（ PARCTL
≠
低） ，并在编码器检测到一个奇偶错误。该输出为高电平
一个发送的字符时钟周期的用以指示检测到奇偶校验错误的字符
呈现给编码器。
如果检测到一个奇偶错误时，字符中的错误将被替换为C0.7字符
强迫对应坏字符检测在链路的远端。这再
放置发生无关的接口的编码/未编码状态。
该输出提供了一个相位对齐缓冲器下溢/上溢条件的指示。
当相位对齐缓冲区启用（ TXCKSEL
≠
低或TXCKSEL = LOW和
TXRATE =高） ，和一个下溢/上溢条件被检测到， TXPER被断言
并保持有效，直到一个原子字同步序列发送或
TXRST采样为低电平，重新中心相对齐缓冲区。
当BIST使能（ BISTLE = HIGH）为传输通道， BIST进展
提出这个输出。每511个字符时间（加上16个字符的字
同步序列时，接收接口的时钟由REFCLK ） ，该TXPER信号
将脉冲高一发送字符的时钟周期来表示一个完整的通
通过BIST序列。
TXCT [1 ：0]的
LVTTL输入，
同步的，
由TXCLK ↑采样
或REFCLK ↑
[1]
传输控制。
这些输入被捕获在发送接口的上升沿
通过TXCKSEL作为选择，并且被传递到编码器或发送移位时钟。他们
确定如何将TXD [ 7：0]的字符被解释。当编码器被旁路，
这些输入被解释为数据位。当启用了编码器，这些输入
确定是否TXD [ 7：0]的字符被编码为数据，一个特殊字符代码，或
与其他特殊字符的代码代替。看
表1
了解详细信息。
发送数据输入。
这些输入被捕获在发射的上升沿
通过TXCKSEL作为选择，并传递到编码器或发送移位器接口时钟。
当编码器被使能（ TXMODE [1 ：0]的
≠
LL） ， TXD [ 7：0]指定的特定数据
或命令要发送的字符。
发射路径奇校验。
当奇偶校验使能（ PARCTL
≠
LOW ）时，
奇偶校验在此输入捕获异或与TXD总线上的数据来验证完整性
所捕获的字符。
TXD [ 7：0]
LVTTL输入，
同步的，
由TXCLK ↑采样
或REFCLK ↑
[1]
LVTTL输入，
同步的，
内部上拉，
通过取样
TXCLK ↑或
REFCLK-
[1]
LVTTL输入，异步
异步的，
内部上拉，
通过取样
TXCLK ↑或
REFCLK-
[1]
TXOP
TXRST
传输时钟相位复位。
低电平有效。当采样为低电平，发送相位
对齐缓冲器被允许调整其数据传输的时序（相对于TXCLK ↑ ），以允许
从输入洁净传递数据的注册编码器或发送移位寄存器。
当TXRST无效（高电平） ， TXCLK ↑之间的内在的相位关系
和内部字符速率时钟是固定的，该设备正常运行。
当配置为发送字符流的半速率采样REFCLK
（ TXCKSEL = LOW和TXRATE =高） ， TXRST的断言仅用于清除
相位对齐缓冲区故障引起高度不对称的REFCLK周期或REFCLK
输入过多周期到周期抖动。
在这种对准期间，一个或多个字符可以被添加到或从丢失
传输路径作为相位对齐缓冲器清零或复位。
TXRST必须由至少TXCLK两个连续的上升沿被采样为低电平
（或1 REFCLK ↑ ），以确保在复位操作被正确启动的通道上。
当两个TXCKSEL和TXRATE是低输入没有解释。
注意：
1.当REFCLK被配置用于半速率操作（ TXRATE
REFCLK的边缘。
=
高） ，该输入被采样（或输出改变）相对于两者的上升和下降
文件编号： 38-02061牧师**
第40个5
QQ：2881677436 复制
