【CYDM064B16 ， CYDM128B16 ， CYDM256B161.8V 4K / 8K /】,IC型号CYDM256B16-55BVXI,CYDM256B16-55BVXI PDF资料,CYDM256B16-55BVXI经销商,ic,电子元器件-51电子网

CYDM064B16 ， CYDM128B16 ， CYDM256B16

1.8V 4K / 8K / 16K ×16和8K / 16K ×8的MoBL

双口静态RAM

特点

■

真正的双端口存储器单元，允许同时访问

相同的内存位置

4 ， 8或16K ×16组织

超低运行功率

主动： ICC = 15 mA（典型值），在55纳秒

待机：我

SB3

= 2

μA

（典型值）

占地面积小：可在一个6×6毫米100引脚无铅VFBGA

端口独立的1.8V ， 2.5V ， 3.0V和的IO

全异步操作

自动断电

引脚选择主机或从机

■

可扩展数据总线为32位，主机或从机片选

使用多个设备时

芯片上的仲裁逻辑

信号灯包括允许软件握手

端口之间

输入读取寄存器和输出驱动寄存器

INT标志的端口到端口的通信

单独的上层字节和低字节控制

工业温度范围

■

选择指南V

= 1.8V

参数

端口的IO电压（ P1-P2 ）

最大访问时间

典型工作电流

典型待机电流为我

SB1

典型待机电流为我

SB3

CYDM256B16 ， CYDM128B16 ， CYDM064B16

(-55)

1.8V -1.8V

单位

μA

选择指南V

= 2.5V

参数

端口的IO电压（ P1-P2 ）

最大访问时间

典型工作电流

典型待机电流为我

SB1

典型待机电流为我

SB3

CYDM256B16 ， CYDM128B16 ， CYDM064B16

(-55)

2.5V-2.5V

单位

μA

选择指南V

= 3.0V

参数

端口的IO电压（ P1-P2 ）

最大访问时间

典型工作电流

典型待机电流为我

SB1

典型待机电流为我

SB3

CYDM256B16 ， CYDM128B16 ， CYDM064B16

(-55)

3.0V-3.0V

单位

μA

赛普拉斯半导体公司

文件编号： 001-00217修订版* F

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的2008年7月31日

[+ ]反馈

CYDM064B16 ， CYDM128B16 ， CYDM256B16

逻辑框图

[1, 2]

的IO [15：0 ]

控制

的IO [15：0 ]

控制

16K ×16

双端口阵列

地址译码

A[13:0]

读/写

SEM

忙

打断

仲裁

SEMAPHORE

A [13:0]

读/写

SEM

忙

INT

邮箱

INT

M / S

读/写

IRR

，内部收益率

输入读

注册和

输出驱动器

读/写

ODR

- ODR

SFEN

笔记

1. A

–A

对于4K设备;一

–A

为8K器件;一

–A

为16K器件。

2. BUSY是在主模式下的输出和输入从机模式。

文件编号： 001-00217修订版* F

分页： 24 2

[+ ]反馈

CYDM064B16 ， CYDM128B16 ， CYDM256B16

引脚配置

图1.球图 - 100球节距为0.5mm的BGA （顶视图）

[3, 4, 5, 6, 7]

CYDM064B16 ， CYDM128B16 ， CYDM256B16

11R

10R

SEM

读/写

15R

12R

DDIOR

11R

DDIOR

12L

10R

IRR1

[6]

14R

12R[3]

13R

读/写

11L

ODR4 ODR2忙

INT

M / S

ODR3

INT

12L[3]

IRR0

[5]

SFEN ODR1忙

ODR0

10L

11L

15L

DDIOL

14L

[7]

13L

10L

DDIOL

[7]

笔记

3. A12L和A12R是NC引脚CYDM064B16 。

不支持的CYDM256B16设备4 IRR功能。

5，此引脚A13L的CYDM256B16设备。

6.该引脚为A13R的CYDM256B16设备。

7.请将此引脚悬空。无迹或电源组件，可以连接到该管脚。

文件编号： 001-00217修订版* F

第24 3

[+ ]反馈

CYDM064B16 ， CYDM128B16 ， CYDM256B16

表1.引脚定义 - 100球节距为0.5mm的BGA （ CYDM064B16 ， CYDM128B16 ， CYDM256B16 ）

左侧端口

读/写

–A

13L

= 10

15L

SEM

INT

忙

正确的端口

读/写

–A

13R

= 10

15R

SEM

INT

忙

IRR0 ， IRR1

ODR0-ODR4

SFEN

M / S

GND

DDIOL

DDIOR

芯片使能

读或写使能

OUTPUT ENABLE

地址（A

–A

对于4K设备;一

–A

为8K器件;一

–A

对于16K器件）

数据总线输入或输出的X16设备

信号灯启用

高字节选择（ IO

= 10

)

低字节选择（ IO

= 10

)

中断标志

忙标志

输入中读取注册CYDM064B16和CYDM128B16

A13L和A13R的CYDM256B16 。

输出驱动寄存器。这些输出为开漏。

特殊功能启用

主机或从机选择

核心动力

地

左侧端口IO电压

正确的端口IO电压

无连接。离开这个引脚悬空。

描述

文件编号： 001-00217修订版* F

第24 4

[+ ]反馈

CYDM064B16 ， CYDM128B16 ， CYDM256B16

功能说明

该CYDM256B16 ， CYDM128B16和CYDM064B16低

功耗CMOS 4K ， 8K ， 16K ×16的双口静态RAM 。仲裁

方案包括在设备处理的情况时，

多个处理器访问同一块数据。两个端口

被提供，其允许为独立的，异步访问

读取和写入到任意位置在存储器中。该设备可以是

作为独立的16位双端口静态RAM或多个

设备可以被组合以用作一个32位或者更宽

主/从双口静态RAM 。在M / S引脚提供了一种用于

实施无32位或者更宽存储器的应用程序

需要单独的主设备和从设备或附加

离散逻辑。应用领域包括处理器间或者多

处理器设计，通讯状态缓冲，

双端口的视频或图形内存。

每个端口都有独立的控制引脚：芯片使能（ CE ），读

或写使能（R / W）和输出使能（ OE ）。两个标志

提供每个端口（ BUSY和INT ）上。忙指示

端口正试图访问相同的位置，目前正在

通过其他端口进行访问。中断标志位（ INT ）许可证

通过邮件箱端口或系统之间的通信。

通过这些信号被用来传递一个标志或记号，从一个端口

给对方，以指示的共享资源是在使用中。该

信号的逻辑由八个共享锁存器。只有一面

能控制锁存器（信号量）在任何时间。的控制

信号指示的共享资源是在使用中。一

自动断电功能独立于控制

每个端口由一个芯片使能（ CE）引脚。

该CYDM256B16 ， CYDM128B16 ， CYDM064B16可用

100球节距为0.5mm球栅阵列（ BGA ）封装。

读操作

当读取装置，用户必须断言两者OE和

CE引脚。数据可用吨

ACE

CE或T后

美国能源部

之后， OE是

断言。如果用户希望访问一个信号量标志，则

扫描电镜脚必须断言，而不是CE引脚， OE必须

也被认定。

中断

上面的两个存储单元可以用于讯息

路过。最高的存储器位置（ FFF为

CYDM064B16 ， 1FFF为CYDM128B16 ， 3FFF的

CYDM256B16 ）的邮箱正确的端口和

第二高的存储器位置（FFE为CYDM064B16 ，

1FFE为CYDM128B16 ， 3FFE为CYDM256B16 ）是

邮箱用于左端口。当一个端口写入到另一个端口的

邮箱，会产生一个中断给业主。中断是

复位时的所有者读取邮箱中的内容。该

消息是用户定义的。

每个端口可以读取其他端口的邮箱，无需重新设置

中断。忙碌信号的有效状态（一个端口）可以防止

该端口从中断设置为获胜端口。另外，在

活跃繁忙的一个端口可以防止端口读取自己的

邮箱的，因此，复位中断它。

如果应用程序不需要消息传递，不

连接中断引脚连接到处理器的中断请求

输入引脚。上电时，初始化程序必须运行和

中断两个端口必须被理解为重置它们。

中断的运作及其与繁忙的互动

在总结

表3

第7页。

忙

该CYDM256B16 ， CYDM128B16和CYDM064B16提供

芯片上的仲裁来解决同时存储位置

访问（争）。如果这两个端口的CE断言和

地址匹配时T内

相互的，繁忙的逻辑

确定哪个端口访问。如果T

被侵犯，一港

绝对收益权限的位置。然而，该端口

获取此权限是无法预测的。 BUSY是断言吨

BLA

在地址匹配后或T

BLC

经过CE为低电平。

电源

核心电压（V

）可以是1.8V，2.5V ，或3.0V ，只要它

低于或等于IO电压。

每个端口可独立IO电压下工作。这是

通过什么连接至V确定

DDIOL

和V

DDIOR

销。

支持的IO标准是1.8V或2.5V LVCMOS和3.0V

LVTTL 。

写操作

数据必须被设置为T的时间

上升沿之前

R / W ，以保证有效的写操作。写操作控制

由任一的R / W引脚（见

图5

第18页）或CE引脚

（见

图6

第18页）。对于noncontention所需的输入

操作总结在

表2

第7页。

如果一个位置被一个端口，另一端口被写入到

试图读取该位置，一个端口到端口延迟流穿

必须发生之前的数据被读出的输出。否则，该

数据读取不确定性。数据将在端口吨有效

DDD

后

的数据被呈现在其他端口上。

主/从

在M / S引脚被提供，通过配置来扩展字宽

该设备为主机或从机。的BUSY输出

主站连接到从繁忙的输入。这使得

该设备没有外部接口的主设备

组件。写从器件必须被延迟，直到后

在BUSY输入已解决（T

BLC

或T

BLA

）。否则，从

芯片可以在一个争用情况开始写周期。当

连接到高电平时， M / S引脚允许器件被用作一个主

并且，作为其结果，占线线是输出。 BUSY然后可以

用于仲裁结果发送给一个奴隶。

文件编号： 001-00217修订版* F

第24个5

[+ ]反馈

CYDM064B16 ， CYDM128B16 ， CYDM256B16

1.8V 4K / 8K / 16K ×16和8K / 16K ×8的MoBL

双口静态RAM

特点

■

真正的双端口存储器单元，允许同时访问

相同的内存位置

4 ， 8或16K ×16组织

超低运行功率

主动： ICC = 15 mA（典型值），在55纳秒

待机：我

SB3

= 2

μA

（典型值）

占地面积小：可在一个6×6毫米100引脚无铅VFBGA

端口独立的1.8V ， 2.5V ， 3.0V和的IO

全异步操作

自动断电

引脚选择主机或从机

■

可扩展数据总线为32位，主机或从机片选

使用多个设备时

芯片上的仲裁逻辑

信号灯包括允许软件握手

端口之间

输入读取寄存器和输出驱动寄存器

INT标志的端口到端口的通信

单独的上层字节和低字节控制

工业温度范围

■

选择指南V

= 1.8V

参数

端口的IO电压（ P1-P2 ）

最大访问时间

典型工作电流

典型待机电流为我

SB1

典型待机电流为我

SB3

CYDM256B16 ， CYDM128B16 ， CYDM064B16

(-55)

1.8V -1.8V

单位

μA

选择指南V

= 2.5V

参数

端口的IO电压（ P1-P2 ）

最大访问时间

典型工作电流

典型待机电流为我

SB1

典型待机电流为我

SB3

CYDM256B16 ， CYDM128B16 ， CYDM064B16

(-55)

2.5V-2.5V

单位

μA

选择指南V

= 3.0V

参数

端口的IO电压（ P1-P2 ）

最大访问时间

典型工作电流

典型待机电流为我

SB1

典型待机电流为我

SB3

CYDM256B16 ， CYDM128B16 ， CYDM064B16

(-55)

3.0V-3.0V

单位

μA

赛普拉斯半导体公司

文件编号： 001-00217修订版* F

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的2008年7月31日

[+ ]反馈

CYDM064B16 ， CYDM128B16 ， CYDM256B16

逻辑框图

[1, 2]

的IO [15：0 ]

控制

的IO [15：0 ]

控制

16K ×16

双端口阵列

地址译码

A[13:0]

读/写

SEM

忙

打断

仲裁

SEMAPHORE

A [13:0]

读/写

SEM

忙

INT

邮箱

INT

M / S

读/写

IRR

，内部收益率

输入读

注册和

输出驱动器

读/写

ODR

- ODR

SFEN

笔记

1. A

–A

对于4K设备;一

–A

为8K器件;一

–A

为16K器件。

2. BUSY是在主模式下的输出和输入从机模式。

文件编号： 001-00217修订版* F

分页： 24 2

[+ ]反馈

CYDM064B16 ， CYDM128B16 ， CYDM256B16

引脚配置

图1.球图 - 100球节距为0.5mm的BGA （顶视图）

[3, 4, 5, 6, 7]

CYDM064B16 ， CYDM128B16 ， CYDM256B16

11R

10R

SEM

读/写

15R

12R

DDIOR

11R

DDIOR

12L

10R

IRR1

[6]

14R

12R[3]

13R

读/写

11L

ODR4 ODR2忙

INT

M / S

ODR3

INT

12L[3]

IRR0

[5]

SFEN ODR1忙

ODR0

10L

11L

15L

DDIOL

14L

[7]

13L

10L

DDIOL

[7]

笔记

3. A12L和A12R是NC引脚CYDM064B16 。

不支持的CYDM256B16设备4 IRR功能。

5，此引脚A13L的CYDM256B16设备。

6.该引脚为A13R的CYDM256B16设备。

7.请将此引脚悬空。无迹或电源组件，可以连接到该管脚。

文件编号： 001-00217修订版* F

第24 3

[+ ]反馈

CYDM064B16 ， CYDM128B16 ， CYDM256B16

表1.引脚定义 - 100球节距为0.5mm的BGA （ CYDM064B16 ， CYDM128B16 ， CYDM256B16 ）

左侧端口

读/写

–A

13L

= 10

15L

SEM

INT

忙

正确的端口

读/写

–A

13R

= 10

15R

SEM

INT

忙

IRR0 ， IRR1

ODR0-ODR4

SFEN

M / S

GND

DDIOL

DDIOR

芯片使能

读或写使能

OUTPUT ENABLE

地址（A

–A

对于4K设备;一

–A

为8K器件;一

–A

对于16K器件）

数据总线输入或输出的X16设备

信号灯启用

高字节选择（ IO

= 10

)

低字节选择（ IO

= 10

)

中断标志

忙标志

输入中读取注册CYDM064B16和CYDM128B16

A13L和A13R的CYDM256B16 。

输出驱动寄存器。这些输出为开漏。

特殊功能启用

主机或从机选择

核心动力

地

左侧端口IO电压

正确的端口IO电压

无连接。离开这个引脚悬空。

描述

文件编号： 001-00217修订版* F

第24 4

[+ ]反馈

CYDM064B16 ， CYDM128B16 ， CYDM256B16

功能说明

该CYDM256B16 ， CYDM128B16和CYDM064B16低

功耗CMOS 4K ， 8K ， 16K ×16的双口静态RAM 。仲裁

方案包括在设备处理的情况时，

多个处理器访问同一块数据。两个端口

被提供，其允许为独立的，异步访问

读取和写入到任意位置在存储器中。该设备可以是

作为独立的16位双端口静态RAM或多个

设备可以被组合以用作一个32位或者更宽

主/从双口静态RAM 。在M / S引脚提供了一种用于

实施无32位或者更宽存储器的应用程序

需要单独的主设备和从设备或附加

离散逻辑。应用领域包括处理器间或者多

处理器设计，通讯状态缓冲，

双端口的视频或图形内存。

每个端口都有独立的控制引脚：芯片使能（ CE ），读

或写使能（R / W）和输出使能（ OE ）。两个标志

提供每个端口（ BUSY和INT ）上。忙指示

端口正试图访问相同的位置，目前正在

通过其他端口进行访问。中断标志位（ INT ）许可证

通过邮件箱端口或系统之间的通信。

通过这些信号被用来传递一个标志或记号，从一个端口

给对方，以指示的共享资源是在使用中。该

信号的逻辑由八个共享锁存器。只有一面

能控制锁存器（信号量）在任何时间。的控制

信号指示的共享资源是在使用中。一

自动断电功能独立于控制

每个端口由一个芯片使能（ CE）引脚。

该CYDM256B16 ， CYDM128B16 ， CYDM064B16可用

100球节距为0.5mm球栅阵列（ BGA ）封装。

读操作

当读取装置，用户必须断言两者OE和

CE引脚。数据可用吨

ACE

CE或T后

美国能源部

之后， OE是

断言。如果用户希望访问一个信号量标志，则

扫描电镜脚必须断言，而不是CE引脚， OE必须

也被认定。

中断

上面的两个存储单元可以用于讯息

路过。最高的存储器位置（ FFF为

CYDM064B16 ， 1FFF为CYDM128B16 ， 3FFF的

CYDM256B16 ）的邮箱正确的端口和

第二高的存储器位置（FFE为CYDM064B16 ，

1FFE为CYDM128B16 ， 3FFE为CYDM256B16 ）是

邮箱用于左端口。当一个端口写入到另一个端口的

邮箱，会产生一个中断给业主。中断是

复位时的所有者读取邮箱中的内容。该

消息是用户定义的。

每个端口可以读取其他端口的邮箱，无需重新设置

中断。忙碌信号的有效状态（一个端口）可以防止

该端口从中断设置为获胜端口。另外，在

活跃繁忙的一个端口可以防止端口读取自己的

邮箱的，因此，复位中断它。

如果应用程序不需要消息传递，不

连接中断引脚连接到处理器的中断请求

输入引脚。上电时，初始化程序必须运行和

中断两个端口必须被理解为重置它们。

中断的运作及其与繁忙的互动

在总结

表3

第7页。

忙

该CYDM256B16 ， CYDM128B16和CYDM064B16提供

芯片上的仲裁来解决同时存储位置

访问（争）。如果这两个端口的CE断言和

地址匹配时T内

相互的，繁忙的逻辑

确定哪个端口访问。如果T

被侵犯，一港

绝对收益权限的位置。然而，该端口

获取此权限是无法预测的。 BUSY是断言吨

BLA

在地址匹配后或T

BLC

经过CE为低电平。

电源

核心电压（V

）可以是1.8V，2.5V ，或3.0V ，只要它

低于或等于IO电压。

每个端口可独立IO电压下工作。这是

通过什么连接至V确定

DDIOL

和V

DDIOR

销。

支持的IO标准是1.8V或2.5V LVCMOS和3.0V

LVTTL 。

写操作

数据必须被设置为T的时间

上升沿之前

R / W ，以保证有效的写操作。写操作控制

由任一的R / W引脚（见

图5

第18页）或CE引脚

（见

图6

第18页）。对于noncontention所需的输入

操作总结在

表2

第7页。

如果一个位置被一个端口，另一端口被写入到

试图读取该位置，一个端口到端口延迟流穿

必须发生之前的数据被读出的输出。否则，该

数据读取不确定性。数据将在端口吨有效

DDD

后

的数据被呈现在其他端口上。

主/从

在M / S引脚被提供，通过配置来扩展字宽

该设备为主机或从机。的BUSY输出

主站连接到从繁忙的输入。这使得

该设备没有外部接口的主设备

组件。写从器件必须被延迟，直到后

在BUSY输入已解决（T

BLC

或T

BLA

）。否则，从

芯片可以在一个争用情况开始写周期。当

连接到高电平时， M / S引脚允许器件被用作一个主

并且，作为其结果，占线线是输出。 BUSY然后可以

用于仲裁结果发送给一个奴隶。

文件编号： 001-00217修订版* F

第24个5

[+ ]反馈

CYDM064B16

CYDM128B16

CYDM256B16

1.8V 4K / 8K / 16K ×16

的MoBL

双口静态RAM

1.8V 4K / 8K / 16K ×16的MoBL

双口静态RAM

特点

■

真正的双端口存储器单元，允许同时访问

相同的内存位置

4 ， 8或16K ×16组织

超低运行功率

主动： ICC = 15 mA（典型值），在55纳秒

待机：我

SB3

= 2

μA

（典型值）

占地面积小：可在一个6×6毫米100引脚无铅VFBGA

端口独立的1.8V ， 2.5V ， 3.0V和I / O的

全异步操作

自动断电

引脚选择主机或从机

■

可扩展数据总线为32位，主机或从机片选

使用多个设备时

芯片上的仲裁逻辑

信号灯包括允许软件握手

端口之间

输入读取寄存器和输出驱动寄存器

INT标志的端口到端口的通信

单独的上层字节和低字节控制

工业温度范围

■

选择指南V

= 1.8V

参数

端口I / O电压（ P1 -P2 ）

最大访问时间

典型工作电流

典型待机电流为我

SB1

典型待机电流为我

SB3

CYDM256B16 ， CYDM128B16 ， CYDM064B16

(-55)

1.8V -1.8V

单位

μA

选择指南V

= 2.5V

参数

端口I / O电压（ P1 -P2 ）

最大访问时间

典型工作电流

典型待机电流为我

SB1

典型待机电流为我

SB3

CYDM256B16 ， CYDM128B16 ， CYDM064B16

(-55)

2.5V-2.5V

单位

μA

选择指南V

= 3.0V

参数

端口I / O电压（ P1 -P2 ）

最大访问时间

典型工作电流

典型待机电流为我

SB1

典型待机电流为我

SB3

赛普拉斯半导体公司

文件编号： 001-00217修订版* H

198冠军苑

CYDM256B16 ， CYDM128B16 ， CYDM064B16

(-55)

3.0V-3.0V

圣荷西

CA 95134-1709

单位

μA

408-943-2600

修订后的2011年3月1日

[+ ]反馈

CYDM064B16

CYDM128B16

CYDM256B16

逻辑框图

[1, 2]

的IO [15：0 ]

控制

的IO [15：0 ]

控制

16K ×16

双端口阵列

地址译码

A[13:0]

读/写

SEM

忙

打断

仲裁

SEMAPHORE

A [13:0]

读/写

SEM

忙

INT

邮箱

INT

M / S

读/写

IRR

，内部收益率

输入读

注册和

输出驱动器

读/写

ODR

- ODR

SFEN

笔记

1. A

–A

对于4K设备;一

–A

为8K器件;一

–A

为16K器件。

2. BUSY是在主模式下的输出和输入从机模式。

文件编号： 001-00217修订版* H

第27 2

[+ ]反馈

CYDM064B16

CYDM128B16

CYDM256B16

1.8V 4K / 8K / 16K ×16的MoBL

双口静态RAM ....... 1

功能................................................. ............................ 1

选择指南VCC = 1.8V ....................................... 1

选择指南VCC = 2.5V ....................................... 1

选择指南VCC = 3.0V ....................................... 1

逻辑框图............................................... ......... 2

引脚分配................................................. ............................. 4

功能说明................................................ 6 .....

电源................................................ .............. 6

写操作................................................ 6 ...........

读操作................................................ 6 ...........

中断................................................. .................... 6

忙................................................. ........................... 6

主/从............................................... ................ 6

输入读取寄存器............................................... 7 .....

输出驱动寄存器............................................... 7 ...

信号量操作................................................ 7

建筑................................................. ..................... 7

最大额定值................................................ ........... 10

经营范围................................................ ............. 10

电气特性VCC = 1.8V ..................... 10

电气特性VCC = 2.5V ..................... 11

电气特性为3.0V

在工作范围............................................. 12

电容................................................. ................... 12

交流测试负载和波形..................................... 13

开关特性VCC = 1.8V .................... 13

开关特性VCC = 2.5V .................... 15

开关特性VCC = 3.0V .................... 16

开关波形................................................ .... 18

订购信息................................................ ..... 24

订购代码Defintions .......................................... 24

包图................................................ ............ 25

文档历史记录页............................................... .. 26

销售，解决方案和法律信息...................... 27

全球销售和设计支持....................... 27

产品................................................. ................... 27

的PSoC解决方案................................................ ......... 27

文件编号： 001-00217修订版* H

第27 3

[+ ]反馈

CYDM064B16

CYDM128B16

CYDM256B16

引脚配置

图1.球图 - 100球节距为0.5mm的BGA （顶视图）

[3, 4, 5, 6, 7]

CYDM064B16 ， CYDM128B16 ， CYDM256B16

11R

10R

SEM

读/写

15R

12R

DDIOR

11R

DDIOR

12L

10R

IRR1

[6]

14R

12R[3]

13R

读/写

11L

ODR4 ODR2忙

INT

M / S

ODR3

INT

12L[3]

IRR0

[5]

SFEN ODR1忙

ODR0

10L

11L

15L

DDIOL

14L

[7]

13L

10L

DDIOL

[7]

笔记

3. A12L和A12R是NC引脚CYDM064B16 。

不支持的CYDM256B16设备4 IRR功能。

5，此引脚A13L的CYDM256B16设备。

6.该引脚为A13R的CYDM256B16设备。

7.请将此引脚悬空。无迹或电源组件，可以连接到该管脚。

文件编号： 001-00217修订版* H

第27 4

[+ ]反馈

CYDM064B16

CYDM128B16

CYDM256B16

表1.引脚定义 - 100球节距为0.5mm的BGA （ CYDM064B16 ， CYDM128B16 ， CYDM256B16 ）

左侧端口

读/写

–A

13L

= 10

15L

SEM

INT

忙

正确的端口

读/写

–A

13R

= 10

15R

SEM

INT

忙

IRR0 ， IRR1

ODR0-ODR4

SFEN

M / S

GND

DDIOL

DDIOR

芯片使能

读或写使能

OUTPUT ENABLE

地址（A

–A

对于4K设备;一

–A

为8K器件;一

–A

对于16K器件）

数据总线输入或输出的X16设备

信号灯启用

高字节选择（ IO

= 10

)

低字节选择（ IO

= 10

)

中断标志

忙标志

输入中读取注册CYDM064B16和CYDM128B16

A13L和A13R的CYDM256B16 。

输出驱动寄存器。这些输出为开漏。

特殊功能启用

主机或从机选择

核心动力

地

左侧端口I / O电压

正确的端口I / O电压

无连接。离开这个引脚悬空。

描述

文件编号： 001-00217修订版* H

第27 5

[+ ]反馈