初步
CY9C6264
8K ×8非易失性磁性CMOS RAM
特点
100％的外形，装配，功能兼容8K × 8
微功耗SRAM CY6264
- 快速读写访问： 70纳秒
电压范围： 4.5V - 5.5V操作
- 低有功功率： 330毫瓦（最大）
—
低待机功耗， CMOS ： 495
W
（ MAX 。 ）
易于内存扩展CE和OE特点
TTL兼容的输入和输出
自动断电时取消
替代8K × 8备用电池（ BB ） SRAM ， SRAM ，
的EEPROM ， FeRAM的，或Flash存储器
数据自动写入断电时保护
写周期耐力： >10
15
周期
数据保存： >10年
从外部磁场屏蔽
额外的64个字节的设备识别和跟踪
温度范围
—
商业： 0 ° C至70℃
—
工业： -40 ° C至+ 85°C
JEDEC STD 28引脚DIP （ 600密耳） ， 28引脚（ 300 mil）的SOIC
和28引脚TSOP - 1封装。此外，在450万可
宽（ 300密耳的车身宽度） 28引脚窄体SOIC 。
功能说明
该CY9C6264是一个高性能的CMOS非易失性
RAM采用了先进的磁RAM （ MRAM ）
流程。的MRAM是非易失性的存储器操作为
快速读写的RAM 。它提供的数据保存为更
十几年，同时消除了可靠性问题，
功能性的缺点，而且系统设计的复杂性
电池备份SRAM ， EEPROM ，闪存和FeRAM的。其快速
写和高写周期耐力使它优于
其他类型的非易失性存储器。
该CY9C6264操作非常类似于SRAM器件。
内存的读写周期需要相同的时间。在MRAM
存储器是非易失性的，由于其独特的磁处理。
与BBSRAM的CY9C6264是一个真正的单片nonvol-
atile内存。它提供了一种快速的相同功能性益处
写与不相关的严重缺点
模块和电池或混合动力的存储解决方案。
这些功能使CY9C6264理想的非易失性
需要频繁或快速写操作的存储器应用
字节宽的环境。
该CY9C6264提供商用和工业
温度范围。
逻辑框图
销刀豆网络gurations
SOIC / DIP
顶视图
NC
A
4
A
5
A
6
A
7
A
8
A
9
A
10
A
11
A
12
I / O
0
I / O
1
I / O
2
GND
OE
A
1
A
2
A
3
CE
2
WE
V
CC
NC
A
4
A
5
A
6
A
7
A
8
A
9
22
23
24
25
26
27
28
1
2
3
4
5
6
7
INPUTBUFFER
A
9
A
8
A
7
A
6
A
5
A
4
A
3
A
2
A
1
CE
2
CE
1
WE
OE
I / O
0
I / O
1
行解码器
检测放大器
硅签名。
512 × 128
Y
ARRA
I / O
2
I / O
3
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
WE
CE
2
A
3
A
2
A
1
OE
A
0
CE
1
I / O
7
I / O
6
I / O
5
I / O
4
I / O
3
21
20
19
18
17
16
15
14
13
12
11
10
9
8
I / O
4
I / O
5
COLUMN
解码器
A
12
A
11
A
10
A
0
动力
DOWN &
写
保护
I / O
6
I / O
7
TSOP I
顶视图
（不按比例）
A
0
CE
1
I / O
7
I / O
6
I / O
5
I / O
4
I / O
3
GND
I / O
2
I / O
1
I / O
0
A
12
A
11
A
10
赛普拉斯半导体公司
文件编号： 38-15003牧师* D
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年1月25日
初步
概观
该CY9C6264是一个字节宽度MRAM内存。内存
阵列逻辑上组织为8,192 × 8以及使用访问
行业标准的并行异步SRAM样
界面。该CY9C6264本质上是非易失性的，报价
写的过程中突然断电保护。功能操作
所述MRAM的其它方面类似于SRAM型器件。
内存架构
用户访问每个8192的内存位置有八个数据
通过并行接口的位。在内部，所述存储器阵列
分为128行8块X每64列。
访问和周期时间是相同的读取和写入
内存操作。不同于EEPROM或闪存，它不是
要轮询设备，因为写了一个现成的条件
发生在公交车的速度。
内存操作
该CY9C6264被设计以类似于的方式操作
其他的单字节宽，内存产品。对于用户熟悉
BBSRAM ，所述MRAM性能优越。对于用户
熟悉EEPROM ，Flash和FeRAM的，明显的differ-
分配办法由MRAM的高写入性能产生
技术和更高的擦写次数。
所有的存储器阵列的位在时间设置为逻辑“1”的
出货。
读操作
一个读周期开始时WE（写使能）是无效的
（高）和CE
1
（芯片使能）和OE （输出使能）是
低电平有效，而CE
2
为高电平有效。的唯一地址
由13地址输入指定的（A
0
–A
12
）定义的
在8,192个字节的数据是要被访问。有效数据将被
可在内部吨的八个输出引脚
AA
（访问时间）后，
的最后一个地址输入是稳定的，所提供的CE
1
或CE
2
和
OE访问时间还纳。如果CE
1
或CE
2
和OE
访问时间不满足，数据访问必须是
从后面出现的信号（CE测定
1
，CE
2
或OE ）
和限制参数是吨
ACE1
对于CE
1
, t
ACE2
为
CE
2
或T
美国能源部
为OE ，而不是地址的访问。
写周期
该CY9C6264启动写周期每当WE和
CE
1
信号有效（低电平）或WE为低和CE
2
高，
地址后输入是稳定的。后来发生的下降沿
CE认证
1
（如遇CE上升
2
），否则我们将确定的开始
写周期。写周期是由提前终止
CE的上升沿
1
（下降沿的情况下的CE
2
）或WE 。所有
地址输入必须保持有效的在整个写周期。
在OE控制信号应当在保持非活动状态（ HIGH ）
写周期，以避免总线冲突。然而，如果输出
驱动程序启用（ CE
1
或CE
2
和OE激活） ，我们将
禁止在T输出
HZWE
从WE下降沿。
不像其它非易失性存储器技术，不存在
写延迟与MRAM 。发生在整个存储器操作
在一个总线周期。因此，任何操作，包括读
或者可以写下面写立即发生。数据轮询，
与EEPROM器件中使用的技术，以确定是否写入是
完整的，是不必要的。页写，用一种技术
加强EEPROM写性能，也不必要
因为固有的快速写入周期时间MRAM 。该
总的写入时间为整个阵列是0.575毫秒。
文件编号： 38-15003牧师* D
写保护和数据保留模式
CY9C6264
此功能可以防止因疏忽而写。该
CY9C6264为V全功能的能力
CC
更大
比4.5V和写保护之下4.0V的器件。数据
保持在无Ⅴ的
CC
。在上电时，
正常操作就可以恢复20
s
经过V
PFD
被达到。
请参阅第8页的详细信息。
突然停电损失 - “布朗去”
非易失性RAM连续监视V
CC
。如若
下面的操作范围内的电源电压的衰减，则
CY9C6264自动写保护自己，所有的输入
成为“不关心” ，所有输出变为高阻抗。
请参阅第8页的详细信息。
硅签字/设备ID
可用于对设备的用户的额外的64字节的MRAM的
ID。通过提高
7
到V
CC
+ 2.0V ，并通过使用地址位置
00 （十六进制） ，以3F （十六进制）上的地址引脚
6
, A
5
, A
4
, A
12
, A
11
和
A
10
（从MSB到LSB ）分别附加字节可以是
作为常规存储器阵列相同的方式访问
与140ns读取访问时间和140ns写周期时间。
写的MRAM的额外字节需要一个较长的地址
设置写了70纳秒与正常工作的开始specifi-
阳离子为0ns的。滴加
7
从输入高电平（V
CC
+ 2.0V ）至<
V
CC
+ 0.5V最大。将设备返回到正常操作之后
140 ns的延迟。
地址（ MSB到LSB ）
A
6
A
5
A
4
A
12
A
11
A
10
00h
01h
02h–3Fh
描述
制造商ID
器件ID
用户空间
ID
34h
41h
62字节
所有的用户空间位在装运时设置为逻辑“ 1 ” 。
磁屏蔽
CY9C6264是从通过外部磁场的保护
一种“磁屏蔽”覆盖整个应用
存储器阵列。
应用
电池供电的SRAM（ BBSRAM ）更换
CY9C6264是用来取代（即插即用）现有
BBSRAM而省去了电池和V
CC
监控IC ，降低了成本和电路板空间和提高
系统的可靠性。
具有多个组件，组件相关联的成本，
和制造费用与电池相关的支持
SRAM被用单片的MRAM消除。 CY9C6264
消除了多个组件，连接器，模块，现场
维护，并共同与BB的环境问题
SRAM 。 MRAM是一种真正的非易失性RAM的高perfor-
曼斯，高耐用性和数据保留。
电池支持的SRAM被迫监视V
CC
为了
切换到备用电池。这是修改现有的用户
设计使用MRAM取代BBSRAM的，可以消除
V
CC
控制器IC以及电池。 MRAM执行此
功能芯片。
第12页2
初步
成本
两者的成分和制造费用的费用
电池备份SRAM高。此外，有一个内置的
在案件表面所需的电池安装返工步骤
安装组件。这可以与MRAM被消除。在
案件DIP电池备份模块，装配
技术被限制在通孔组件和
不使用水冲洗电路板。
系统的可靠性
电池备份SRAM天生容易受到冲击和
振动。此外，上的任何引脚上的负电压
电池备份SRAM ，即使一时冲，可以
导致数据丢失。的负电压使电流为
直接从电池吸收，削弱了电池，并
减少其容量随着时间的推移。在一般情况下，没有办法来
监测失去了电池的容量。 MRAM可靠的保证
两端的电压范围内操作以固有的非易失性。
空间
在DIP模块，电池备份SRAM占用的电路板空间
高度与规定的通孔装配。 MRAM提供
表面贴装，以及DIP封装。
现场维修
电池最终必须被替换，它创建了一个
固有的维护问题。尽管长期的预测
寿命，这是很难知道电池将持续多久，在考虑
所有降解它们的因素。
环境的
锂电池是一个潜在的处置的负担，并且
考虑火灾。 MRAM消除了所有这些问题
通过一个真正的单片非易失性解决方案。
用户提供了一个集成的更换电池支持的SRAM
实时时钟（RTC）在同一个包中，可能需要
CY9C6264
移动RTC功能中的其他位置
系统。
EEPROM重置
CY9C6264也可以在当前的应用中更换EEPROM中。
CY9C6264是pinout-和功能兼容，以字节宽
EEPROM ，但它并不需要数据查询栏，页写，
和硬件写保护，由于其快速写入和
意外的写保护功能。
用户MRAM取代EEPROM可消除
页面模式运行，简化了标准的异步
写。此外，杠数据轮询可以消除，因为
每个字节被写入同一个周期内完成。所有的写操作都
在70纳秒完成。
FeRAM的更换
FeRAM的要求在下降沿锁存地址
CE的，这增加了系统的开销在管理CE和
自锁功能。 MRAM消除了这方面的开销，通过提供
一个简单的异步SRAM接口。
用户更换的FeRAM可以简化他们的地址译码
因为你不需要开车CE激活，然后闲置
每个地址。这个开销是用在MRAM消除。
其次， MRAM阅读是无损和无预充
周期是必需的像与FeRAM中使用的方法。这有没有
明显影响到设计，但读周期时间可以
现在看到眼前的改进等于预充电时间。
启动PROM （ EPROM ， PROM ）功能置换
该CY9C6264可以访问像EPROM或PROM 。
当CE
1
和OE是低电平， CE
2
和WE高，
存储在该存储器中的位置数据由地址确定
引脚被断言的输出。 MRAM可以用于accom-
使用此条件下司马策系统启动功能。
文件编号： 38-15003牧师* D
第12页3
初步
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
存储温度................................. -65 ° C至+ 150°C
环境温度与
电源应用............................................... - 40 ° C至+ 85°C
电源电压对地电位
（引脚28至引脚14） ........................................... -0.5V至+ 7.0V
直流电压应用到输出的
在高阻抗状态
[1]
....................................- 0.5V至V
CC
+ 0.5V
直流输入电压
[1]
.................................- 0.5V至V
CC
+ 0.5V
除非是发生了超电压引脚（ A7） ，而访问16
设备ID和硅签名字节。
... 0.5V
到V
CC
+ 2.5V
CY9C6264
输出电流为输出（ LOW ） ............................. 20毫安
静电放电电压.......................................... > 2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ....... > 200毫安
最大暴露在磁场
@器件封装
[2, 3]
............................................ < 20奥斯特
工作范围
范围
广告
产业
环境温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
CC
5V
±
10%
5V
±
10%
电气特性
在整个工作范围
CY9C62256-70
参数
V
OH
V
OL
V
IH
V
IL
I
IX[4]
I
OZ
I
CC
I
SB1
I
SB2
描述
输出高电压
输出低电压
输入高电压
输入低电压
输入漏电流
输出漏电流
CE自动断电
电流 - TTL输入
CE自动断电
电流 - CMOS输入
GND < V
I
＆ LT ; V
CC
GND < V
O
＆ LT ; V
CC
，输出禁用
最大。 V
CC
，CE
1
＆ GT ; V
IH
或CE
2
＆ LT ; V
IL
V
IN
＆ GT ; V
IH
或V
IN
＆ LT ; V
IL
, f = f
最大
最大。 V
CC
,
CE
1
＆ GT ; V
CC
0.3V或CE
2
＆ LT ; 0.3V
V
IN
＆ GT ; V
CC
0.3V或V
IN
＆ LT ; 0.3V ， F = 0
测试条件
V
CC
=最小值，我
OH
=
1.0
mA
V
CC
=最小值，我
OL
= 2.1毫安
2.2
0.5
[1]
0.5
0.5
分钟。
2.4
0.4
V
CC
+ 0.5V
0.8
+0.5
+0.5
60
500
90
典型值。
[5]
马克斯。
单位
V
V
V
V
A
A
mA
A
A
V
CC
工作电源电流V
CC
=最大，我
OUT
= 0 mA时，女= F
最大
= 1/t
RC
电容
[6]
参数
C
IN
C
OUT
描述
输入电容
输出电容
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 5.0V
马克斯。
6
8
单位
pF
pF
交流测试负载和波形
5V
产量
100 pF的
INCLUDING
夹具
范围
相当于：
产量
R2
990
R1 1800
5V
产量
5 pF的
INCLUDING
夹具
范围
R2
990
R1 1800
所有的输入脉冲
3.0V
GND
10%
90%
90%
10%
＆ LT ; 5纳秒
＆ LT ; 5纳秒
(a)
(b)
戴维南等效
639
1.77V
注意事项：
1. V
IL
（分钟） = -2.0V为20纳秒的脉冲持续时间。
2.磁场曝光是高度依赖于从磁场源的距离。磁场落1 / R的平方，其中R是距离
从磁源。
3.曝光超出这个水平可能会导致数据丢失。
4. I
IX
进入16设备ID和硅签名时字节瓦特/超电压引脚在V
CC
+ 2.0V将是100
A
最大，V
IL
（分） = -2.0V为较少的脉冲持续时间
超过20纳秒。
5.典型规格测量范围遍及正常生产工艺变化的大样本量的平均值，并采取在额定条件
(T
A
= 25 ° C，V
CC
） 。参数通过设计和特性保证，而不是100 ％测试。
6.测试开始后任何设计或工艺变化，可能会影响这些参数。
文件编号： 38-15003牧师* D
第12页4
初步
开关特性
在整个工作范围
[7]
CY9C6264-70
参数
读周期
t
RC
t
AA
t
OHA
t
ACE1
t
ACE2
t
美国能源部
t
LZOE
t
HZOE
t
LZCE1
t
LZCE2
t
HZCE
t
PU
t
PD
写周期
[10, 11]
t
WC
t
SCE1
t
SCE2
t
AW
t
HA
t
SA
t
PWE
t
SD
t
HD
t
HZWE
t
LZWE
写周期时间
CE
1
低到写结束
CE
2
HIGH到写入结束
地址建立撰写完
从写端地址保持
地址建立到开始写
WE脉冲宽度
数据建立到写结束
从写端数据保持
WE低到高-Z
[8, 9]
我们前高后低-Z
[8]
5
70
60
60
60
0
0
50
30
0
25
读周期时间
地址到数据有效
从地址变化数据保持
CE
1
低到数据有效
CE
2
高到数据有效
OE低到DATA有效
OE低到低Z
[8]
OE高来高-Z
[8, 9]
CE
1
低到低Z
[8]
CE
2
前高后低-Z
[8]
CE
1
高来高-Z
[8, 9]
CE
2
从低到高-Z
[8, 9]
CE
1
低到电
CE
2
HIGH到Power -UP
CE
1
高到掉电
CE
2
低到掉电
0
70
5
5
25
5
25
5
70
70
35
70
70
描述
分钟。
CY9C6264
马克斯。
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注意事项：
7.测试条件假设为5纳秒或更小的信号的过渡时间，定时1.5V的参考电平，为0的输入脉冲电平到3.0V ，并在指定的输出负载
I
OL
/I
OH
100 - pF负载电容。
8.在任何给定的温度和电压条件下，叔
HZCE1
小于吨
LZCE1
, t
HZCE2
小于吨
LZCE2
, t
HZOE
小于吨
LZOE
和叔
HZWE
小于吨
LZWE
为
任何给定的设备。
9. t
HZOE
, t
HZCE
和叔
HZWE
用CL = 5 pF的被指定为在交流测试负载（ b）所示。转变是从稳态电压测量± 500 mV的。
10.存储器的内部写入时间由CE的重叠限定
1
低或CE
2
HIGH和LOW WE 。这两个信号必须为低电平启动写，要么
信号可以通过去HIGH结束写入。的数据输入的设置和保持时间应参考该终止写信号的上升沿。
11.最小记录脉冲宽度为写周期＃3（ WE-控制， OE为低电平）是t的总和
HZWE
和T
SD
.
文件编号： 38-15003牧师* D
第12页5
初步
CY9C6264
8K ×8非易失性磁性CMOS RAM
特点
100％的外形，装配，功能兼容8K × 8
微功耗SRAM CY6264
- 快速读写访问： 70纳秒
电压范围： 4.5V - 5.5V操作
- 低有功功率： 330毫瓦（最大）
—
低待机功耗， CMOS ： 495
W
（ MAX 。 ）
易于内存扩展CE和OE特点
TTL兼容的输入和输出
自动断电时取消
替代8K × 8备用电池（ BB ） SRAM ， SRAM ，
的EEPROM ， FeRAM的，或Flash存储器
数据自动写入断电时保护
写周期耐力： >10
15
周期
数据保存： >10年
从外部磁场屏蔽
额外的64个字节的设备识别和跟踪
温度范围
—
商业： 0 ° C至70℃
—
工业： -40 ° C至+ 85°C
JEDEC STD 28引脚DIP （ 600密耳） ， 28引脚（ 300 mil）的SOIC
和28引脚TSOP - 1封装。此外，在450万可
宽（ 300密耳的车身宽度） 28引脚窄体SOIC 。
功能说明
该CY9C6264是一个高性能的CMOS非易失性
RAM采用了先进的磁RAM （ MRAM ）
流程。的MRAM是非易失性的存储器操作为
快速读写的RAM 。它提供的数据保存为更
十几年，同时消除了可靠性问题，
功能性的缺点，而且系统设计的复杂性
电池备份SRAM ， EEPROM ，闪存和FeRAM的。其快速
写和高写周期耐力使它优于
其他类型的非易失性存储器。
该CY9C6264操作非常类似于SRAM器件。
内存的读写周期需要相同的时间。在MRAM
存储器是非易失性的，由于其独特的磁处理。
与BBSRAM的CY9C6264是一个真正的单片nonvol-
atile内存。它提供了一种快速的相同功能性益处
写与不相关的严重缺点
模块和电池或混合动力的存储解决方案。
这些功能使CY9C6264理想的非易失性
需要频繁或快速写操作的存储器应用
字节宽的环境。
该CY9C6264提供商用和工业
温度范围。
逻辑框图
销刀豆网络gurations
SOIC / DIP
顶视图
NC
A
4
A
5
A
6
A
7
A
8
A
9
A
10
A
11
A
12
I / O
0
I / O
1
I / O
2
GND
OE
A
1
A
2
A
3
CE
2
WE
V
CC
NC
A
4
A
5
A
6
A
7
A
8
A
9
22
23
24
25
26
27
28
1
2
3
4
5
6
7
INPUTBUFFER
A
9
A
8
A
7
A
6
A
5
A
4
A
3
A
2
A
1
CE
2
CE
1
WE
OE
I / O
0
I / O
1
行解码器
检测放大器
硅签名。
512 × 128
Y
ARRA
I / O
2
I / O
3
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
WE
CE
2
A
3
A
2
A
1
OE
A
0
CE
1
I / O
7
I / O
6
I / O
5
I / O
4
I / O
3
21
20
19
18
17
16
15
14
13
12
11
10
9
8
I / O
4
I / O
5
COLUMN
解码器
A
12
A
11
A
10
A
0
动力
DOWN &
写
保护
I / O
6
I / O
7
TSOP I
顶视图
（不按比例）
A
0
CE
1
I / O
7
I / O
6
I / O
5
I / O
4
I / O
3
GND
I / O
2
I / O
1
I / O
0
A
12
A
11
A
10
赛普拉斯半导体公司
文件编号： 38-15003牧师* D
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年1月25日
初步
概观
该CY9C6264是一个字节宽度MRAM内存。内存
阵列逻辑上组织为8,192 × 8以及使用访问
行业标准的并行异步SRAM样
界面。该CY9C6264本质上是非易失性的，报价
写的过程中突然断电保护。功能操作
所述MRAM的其它方面类似于SRAM型器件。
内存架构
用户访问每个8192的内存位置有八个数据
通过并行接口的位。在内部，所述存储器阵列
分为128行8块X每64列。
访问和周期时间是相同的读取和写入
内存操作。不同于EEPROM或闪存，它不是
要轮询设备，因为写了一个现成的条件
发生在公交车的速度。
内存操作
该CY9C6264被设计以类似于的方式操作
其他的单字节宽，内存产品。对于用户熟悉
BBSRAM ，所述MRAM性能优越。对于用户
熟悉EEPROM ，Flash和FeRAM的，明显的differ-
分配办法由MRAM的高写入性能产生
技术和更高的擦写次数。
所有的存储器阵列的位在时间设置为逻辑“1”的
出货。
读操作
一个读周期开始时WE（写使能）是无效的
（高）和CE
1
（芯片使能）和OE （输出使能）是
低电平有效，而CE
2
为高电平有效。的唯一地址
由13地址输入指定的（A
0
–A
12
）定义的
在8,192个字节的数据是要被访问。有效数据将被
可在内部吨的八个输出引脚
AA
（访问时间）后，
的最后一个地址输入是稳定的，所提供的CE
1
或CE
2
和
OE访问时间还纳。如果CE
1
或CE
2
和OE
访问时间不满足，数据访问必须是
从后面出现的信号（CE测定
1
，CE
2
或OE ）
和限制参数是吨
ACE1
对于CE
1
, t
ACE2
为
CE
2
或T
美国能源部
为OE ，而不是地址的访问。
写周期
该CY9C6264启动写周期每当WE和
CE
1
信号有效（低电平）或WE为低和CE
2
高，
地址后输入是稳定的。后来发生的下降沿
CE认证
1
（如遇CE上升
2
），否则我们将确定的开始
写周期。写周期是由提前终止
CE的上升沿
1
（下降沿的情况下的CE
2
）或WE 。所有
地址输入必须保持有效的在整个写周期。
在OE控制信号应当在保持非活动状态（ HIGH ）
写周期，以避免总线冲突。然而，如果输出
驱动程序启用（ CE
1
或CE
2
和OE激活） ，我们将
禁止在T输出
HZWE
从WE下降沿。
不像其它非易失性存储器技术，不存在
写延迟与MRAM 。发生在整个存储器操作
在一个总线周期。因此，任何操作，包括读
或者可以写下面写立即发生。数据轮询，
与EEPROM器件中使用的技术，以确定是否写入是
完整的，是不必要的。页写，用一种技术
加强EEPROM写性能，也不必要
因为固有的快速写入周期时间MRAM 。该
总的写入时间为整个阵列是0.575毫秒。
文件编号： 38-15003牧师* D
写保护和数据保留模式
CY9C6264
此功能可以防止因疏忽而写。该
CY9C6264为V全功能的能力
CC
更大
比4.5V和写保护之下4.0V的器件。数据
保持在无Ⅴ的
CC
。在上电时，
正常操作就可以恢复20
s
经过V
PFD
被达到。
请参阅第8页的详细信息。
突然停电损失 - “布朗去”
非易失性RAM连续监视V
CC
。如若
下面的操作范围内的电源电压的衰减，则
CY9C6264自动写保护自己，所有的输入
成为“不关心” ，所有输出变为高阻抗。
请参阅第8页的详细信息。
硅签字/设备ID
可用于对设备的用户的额外的64字节的MRAM的
ID。通过提高
7
到V
CC
+ 2.0V ，并通过使用地址位置
00 （十六进制） ，以3F （十六进制）上的地址引脚
6
, A
5
, A
4
, A
12
, A
11
和
A
10
（从MSB到LSB ）分别附加字节可以是
作为常规存储器阵列相同的方式访问
与140ns读取访问时间和140ns写周期时间。
写的MRAM的额外字节需要一个较长的地址
设置写了70纳秒与正常工作的开始specifi-
阳离子为0ns的。滴加
7
从输入高电平（V
CC
+ 2.0V ）至<
V
CC
+ 0.5V最大。将设备返回到正常操作之后
140 ns的延迟。
地址（ MSB到LSB ）
A
6
A
5
A
4
A
12
A
11
A
10
00h
01h
02h–3Fh
描述
制造商ID
器件ID
用户空间
ID
34h
41h
62字节
所有的用户空间位在装运时设置为逻辑“ 1 ” 。
磁屏蔽
CY9C6264是从通过外部磁场的保护
一种“磁屏蔽”覆盖整个应用
存储器阵列。
应用
电池供电的SRAM（ BBSRAM ）更换
CY9C6264是用来取代（即插即用）现有
BBSRAM而省去了电池和V
CC
监控IC ，降低了成本和电路板空间和提高
系统的可靠性。
具有多个组件，组件相关联的成本，
和制造费用与电池相关的支持
SRAM被用单片的MRAM消除。 CY9C6264
消除了多个组件，连接器，模块，现场
维护，并共同与BB的环境问题
SRAM 。 MRAM是一种真正的非易失性RAM的高perfor-
曼斯，高耐用性和数据保留。
电池支持的SRAM被迫监视V
CC
为了
切换到备用电池。这是修改现有的用户
设计使用MRAM取代BBSRAM的，可以消除
V
CC
控制器IC以及电池。 MRAM执行此
功能芯片。
第12页2
初步
成本
两者的成分和制造费用的费用
电池备份SRAM高。此外，有一个内置的
在案件表面所需的电池安装返工步骤
安装组件。这可以与MRAM被消除。在
案件DIP电池备份模块，装配
技术被限制在通孔组件和
不使用水冲洗电路板。
系统的可靠性
电池备份SRAM天生容易受到冲击和
振动。此外，上的任何引脚上的负电压
电池备份SRAM ，即使一时冲，可以
导致数据丢失。的负电压使电流为
直接从电池吸收，削弱了电池，并
减少其容量随着时间的推移。在一般情况下，没有办法来
监测失去了电池的容量。 MRAM可靠的保证
两端的电压范围内操作以固有的非易失性。
空间
在DIP模块，电池备份SRAM占用的电路板空间
高度与规定的通孔装配。 MRAM提供
表面贴装，以及DIP封装。
现场维修
电池最终必须被替换，它创建了一个
固有的维护问题。尽管长期的预测
寿命，这是很难知道电池将持续多久，在考虑
所有降解它们的因素。
环境的
锂电池是一个潜在的处置的负担，并且
考虑火灾。 MRAM消除了所有这些问题
通过一个真正的单片非易失性解决方案。
用户提供了一个集成的更换电池支持的SRAM
实时时钟（RTC）在同一个包中，可能需要
CY9C6264
移动RTC功能中的其他位置
系统。
EEPROM重置
CY9C6264也可以在当前的应用中更换EEPROM中。
CY9C6264是pinout-和功能兼容，以字节宽
EEPROM ，但它并不需要数据查询栏，页写，
和硬件写保护，由于其快速写入和
意外的写保护功能。
用户MRAM取代EEPROM可消除
页面模式运行，简化了标准的异步
写。此外，杠数据轮询可以消除，因为
每个字节被写入同一个周期内完成。所有的写操作都
在70纳秒完成。
FeRAM的更换
FeRAM的要求在下降沿锁存地址
CE的，这增加了系统的开销在管理CE和
自锁功能。 MRAM消除了这方面的开销，通过提供
一个简单的异步SRAM接口。
用户更换的FeRAM可以简化他们的地址译码
因为你不需要开车CE激活，然后闲置
每个地址。这个开销是用在MRAM消除。
其次， MRAM阅读是无损和无预充
周期是必需的像与FeRAM中使用的方法。这有没有
明显影响到设计，但读周期时间可以
现在看到眼前的改进等于预充电时间。
启动PROM （ EPROM ， PROM ）功能置换
该CY9C6264可以访问像EPROM或PROM 。
当CE
1
和OE是低电平， CE
2
和WE高，
存储在该存储器中的位置数据由地址确定
引脚被断言的输出。 MRAM可以用于accom-
使用此条件下司马策系统启动功能。
文件编号： 38-15003牧师* D
第12页3
初步
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
存储温度................................. -65 ° C至+ 150°C
环境温度与
电源应用............................................... - 40 ° C至+ 85°C
电源电压对地电位
（引脚28至引脚14） ........................................... -0.5V至+ 7.0V
直流电压应用到输出的
在高阻抗状态
[1]
....................................- 0.5V至V
CC
+ 0.5V
直流输入电压
[1]
.................................- 0.5V至V
CC
+ 0.5V
除非是发生了超电压引脚（ A7） ，而访问16
设备ID和硅签名字节。
... 0.5V
到V
CC
+ 2.5V
CY9C6264
输出电流为输出（ LOW ） ............................. 20毫安
静电放电电压.......................................... > 2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ....... > 200毫安
最大暴露在磁场
@器件封装
[2, 3]
............................................ < 20奥斯特
工作范围
范围
广告
产业
环境温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
CC
5V
±
10%
5V
±
10%
电气特性
在整个工作范围
CY9C62256-70
参数
V
OH
V
OL
V
IH
V
IL
I
IX[4]
I
OZ
I
CC
I
SB1
I
SB2
描述
输出高电压
输出低电压
输入高电压
输入低电压
输入漏电流
输出漏电流
CE自动断电
电流 - TTL输入
CE自动断电
电流 - CMOS输入
GND < V
I
＆ LT ; V
CC
GND < V
O
＆ LT ; V
CC
，输出禁用
最大。 V
CC
，CE
1
＆ GT ; V
IH
或CE
2
＆ LT ; V
IL
V
IN
＆ GT ; V
IH
或V
IN
＆ LT ; V
IL
, f = f
最大
最大。 V
CC
,
CE
1
＆ GT ; V
CC
0.3V或CE
2
＆ LT ; 0.3V
V
IN
＆ GT ; V
CC
0.3V或V
IN
＆ LT ; 0.3V ， F = 0
测试条件
V
CC
=最小值，我
OH
=
1.0
mA
V
CC
=最小值，我
OL
= 2.1毫安
2.2
0.5
[1]
0.5
0.5
分钟。
2.4
0.4
V
CC
+ 0.5V
0.8
+0.5
+0.5
60
500
90
典型值。
[5]
马克斯。
单位
V
V
V
V
A
A
mA
A
A
V
CC
工作电源电流V
CC
=最大，我
OUT
= 0 mA时，女= F
最大
= 1/t
RC
电容
[6]
参数
C
IN
C
OUT
描述
输入电容
输出电容
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 5.0V
马克斯。
6
8
单位
pF
pF
交流测试负载和波形
5V
产量
100 pF的
INCLUDING
夹具
范围
相当于：
产量
R2
990
R1 1800
5V
产量
5 pF的
INCLUDING
夹具
范围
R2
990
R1 1800
所有的输入脉冲
3.0V
GND
10%
90%
90%
10%
＆ LT ; 5纳秒
＆ LT ; 5纳秒
(a)
(b)
戴维南等效
639
1.77V
注意事项：
1. V
IL
（分钟） = -2.0V为20纳秒的脉冲持续时间。
2.磁场曝光是高度依赖于从磁场源的距离。磁场落1 / R的平方，其中R是距离
从磁源。
3.曝光超出这个水平可能会导致数据丢失。
4. I
IX
进入16设备ID和硅签名时字节瓦特/超电压引脚在V
CC
+ 2.0V将是100
A
最大，V
IL
（分） = -2.0V为较少的脉冲持续时间
超过20纳秒。
5.典型规格测量范围遍及正常生产工艺变化的大样本量的平均值，并采取在额定条件
(T
A
= 25 ° C，V
CC
） 。参数通过设计和特性保证，而不是100 ％测试。
6.测试开始后任何设计或工艺变化，可能会影响这些参数。
文件编号： 38-15003牧师* D
第12页4
初步
开关特性
在整个工作范围
[7]
CY9C6264-70
参数
读周期
t
RC
t
AA
t
OHA
t
ACE1
t
ACE2
t
美国能源部
t
LZOE
t
HZOE
t
LZCE1
t
LZCE2
t
HZCE
t
PU
t
PD
写周期
[10, 11]
t
WC
t
SCE1
t
SCE2
t
AW
t
HA
t
SA
t
PWE
t
SD
t
HD
t
HZWE
t
LZWE
写周期时间
CE
1
低到写结束
CE
2
HIGH到写入结束
地址建立撰写完
从写端地址保持
地址建立到开始写
WE脉冲宽度
数据建立到写结束
从写端数据保持
WE低到高-Z
[8, 9]
我们前高后低-Z
[8]
5
70
60
60
60
0
0
50
30
0
25
读周期时间
地址到数据有效
从地址变化数据保持
CE
1
低到数据有效
CE
2
高到数据有效
OE低到DATA有效
OE低到低Z
[8]
OE高来高-Z
[8, 9]
CE
1
低到低Z
[8]
CE
2
前高后低-Z
[8]
CE
1
高来高-Z
[8, 9]
CE
2
从低到高-Z
[8, 9]
CE
1
低到电
CE
2
HIGH到Power -UP
CE
1
高到掉电
CE
2
低到掉电
0
70
5
5
25
5
25
5
70
70
35
70
70
描述
分钟。
CY9C6264
马克斯。
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注意事项：
7.测试条件假设为5纳秒或更小的信号的过渡时间，定时1.5V的参考电平，为0的输入脉冲电平到3.0V ，并在指定的输出负载
I
OL
/I
OH
100 - pF负载电容。
8.在任何给定的温度和电压条件下，叔
HZCE1
小于吨
LZCE1
, t
HZCE2
小于吨
LZCE2
, t
HZOE
小于吨
LZOE
和叔
HZWE
小于吨
LZWE
为
任何给定的设备。
9. t
HZOE
, t
HZCE
和叔
HZWE
用CL = 5 pF的被指定为在交流测试负载（ b）所示。转变是从稳态电压测量± 500 mV的。
10.存储器的内部写入时间由CE的重叠限定
1
低或CE
2
HIGH和LOW WE 。这两个信号必须为低电平启动写，要么
信号可以通过去HIGH结束写入。的数据输入的设置和保持时间应参考该终止写信号的上升沿。
11.最小记录脉冲宽度为写周期＃3（ WE-控制， OE为低电平）是t的总和
HZWE
和T
SD
.
文件编号： 38-15003牧师* D
第12页5
QQ：2880707522 复制
