【CY7C68000TX2 USB 2.0 UTMI收发器CY7C68000TX2 USB 2.0 U】,IC型号CY7C68000-48BAC,CY7C68000-48BAC PDF资料,CY7C68000-48BAC经销商,ic,电子元器件-51电子网

CY7C68000

TX2 USB 2.0 UTMI收发器

CY7C68000

TX2 USB 2.0 UTMI收发器

赛普拉斯半导体公司

文件编号： 38-08016牧师* B

3901北一街

圣荷西

CA 95134

408-943-2600

修订后的Novermber 15 ， 2002

CY7C68000

1.0 EZ -USB TX2特点................................................................................................................ 3

2.0应用程序............................................................................................................................... 4

3.0功能概述.............................................................................................................. 4

3.1 USB信号传输速度..................................................................................................................... 4

3.2收发器时钟频率........................................................................................................ 4

3.3巴士............................................................................................................................................... 4

3.4复位引脚......................................................................................................................................... 4

3.5线路状态......................................................................................................................................... 4

3.6全速与高速选择........................................ .................................................. 4 ........

3.7操作模式......................................................................................................................... 4

4.0 DPLUS / DMINUS终端阻抗............................................ .................................. 5

5.0引脚分配........................................................................................................................五

5.1 CY7C68000引脚说明......................................................................................................... 6

6.0绝对最大额定值.............................................. .................................................. 10

7.0工作条件........................................................................................................... 10

8.0直流特性............................................................................................................... 10

8.1 USB 2.0收发器..................................................................................................................... 10

9.0交流电气特性.............................................. ......................................... 11

9.1 USB 2.0收发器..................................................................................................................... 11

9.2时序图............................................................................................................................. 11

9.2.1 HS / FS接口时序-60 MHz的....................................................................................................... 11

9.2.2 HS / FS接口时序-30 MHz的........................................................................................................ 11

10.0订货信息........................................................................................................ 12

11.0包图............................................................................................................... 12

图列表

图1-1 。框图.................................................................................................................... 3

图5-1 。 CY7C68000 48引脚FBGA封装引脚分配........................................... ............................ 5

图5-2 。 CY7C68000 56引脚SSOP封装引脚分配........................................... ............................ 6

图9-1 。 60 MHz的接口时序约束............................................ ................................. 11

图9-2 。 30 - MHz的时序接口时序约束........................................... ..................... 11

图11-1 。 56引脚紧缩小型封装O56 .......................................... ...................... 12

图11-2 。 48引脚细间距球栅阵列（ 7× 7 ×1.2 MM） BA48A ................................. ......... 13

表格清单

表5-1 。

引脚说明

.................................................................................................................. 6

表8-1 。

直流特性............................................................................................................ 10

表9-1 。

60 MHz的接口时序约束参数........................................... ............. 11

表9-2 。

30 MHz的时序接口时序约束参数........................................... 11

表10-1 。

订购信息...................................................................................................... 12

文件编号： 38-08016牧师* B

第14页2

CY7C68000

1.0

EZ -USB

TX2特点

Cypress的EZ -USB

TX2是通用串行总线（USB）规范修订版2.0收发器，串行/解串器，以并行

是16位，30 MHz或8位，在60兆赫的接口。在TX2提供，其操作的高速物理层接口

在所允许的最大的USB 2.0的带宽。这允许系统设计者以保持复合高速模拟USB

组件外部的数字ASIC这减少了开发时间和相关联的风险。提供的标准接口

这是USB 2.0认证，符合日01年3月29日收发器宏单元接口（ UTMI ）标准版1.05 。

两个包被定义为家庭： 56引脚SSOP和48引脚FBGA封装。

的功能框图中示出

图1-1 。

CY7C68000

XTALIN /

OUT

OSC

20X

PLL

PLL_480

UTMI CLK

全速接收

高速接收

USB

2.0

XCVR

TRAF科幻

SYNC

弹性

卜FF器

快

数字

快

数字

UTMI接收CTL

UTMI接收数据8/16

高速的Tx

BIDI选项

还

全速的Tx

数字

UTMI接收数据8/16

UTMI的Tx CTL

图1-1 。框图

UTMI-compliant/USB-2.0-certified

可以工作在USB 2.0高速（ HS ）， 480兆比特/秒，全速（ FS ）， 12兆位/秒

串行至并行和并行到串行的转换

8位单向， 8位双向，或16位的双向外部数据接口

同步场和EOP检测在接收数据包

同步场和EOP代上传输数据包

从USB串行流数据和时钟恢复

位填充/拆箱;位填充错误检测

暂存寄存器来管理数据传输速率的变化，由于位填充/拆箱

16位的30 - MHz和8位的60 -MHz的并行接口

能够FS和HS终端和信号之间切换

支持USB检测复位，挂起和恢复

支持HS鉴定和检测由USB 2.0规范所定义

支持恢复信号的传输

3.3V操作

两种封装选择， 48引脚FBGA封装，56引脚SSOP

所有必需的终端，包括DPLUS 1.5千欧的上拉，是内部的芯片

支持USB 2.0测试模式。

文件编号： 38-08016牧师* B

第14页3

CY7C68000

2.0

应用

DSL调制解调器

ATA接口

存储卡读卡器

传统的转换装置

相机

扫描仪

首页PNA

无线局域网

MP3播放器

网络。

3.0

3.1

功能概述

USB信号传输速度

TX2工作在两个USB规范2.0 ，日期为2000年4月27日规定的利率：

全速，与12 Mbps的信号比特率

高速， 480 Mbps的信号的比特率。

TX2不支持低速（LS）为1.5 Mbps的信令速率。

3.2

收发器时钟频率

TX2具有使用外部24兆赫（ ±100 ppm的）晶体具有以下特征的一个片内振荡器电路：

并联谐振

基本模式

500 μW驱动电平

27-33 PF（ 5 ％容差）负载电容。

一个片内锁相环（PLL），乘以24 MHz振荡器到六十分之三十零兆赫，所要求的收发器的并行数据

总线。默认UTMI接口时钟（CLK）的频率是由DataBus16_8销来确定。

3.3

巴士

这两个包允许任何8位或8位/ 16位双向数据总线进行数据传输到控制单元。

48-pin的封装只允许8位传输，而56引脚封装增加了一个额外的8位允许选择8位或

16位传输。

3.4

复位引脚

一个输入管脚（复位）复位芯片。该引脚有滞后，是根据UTMI规范高电平有效。内部

PLL稳定约200

经过V

已达到3.3V 。

3.5

线路状态。

线路状态输出引脚LineState [ 1：0]由组合逻辑来驱动，并且可以在“J”和“K”之间切换

状态。它们是同步的CLK信号为有效信号。在时钟沿这些线路的状态反映的状态

USB数据线。时的时钟边沿的LineState引脚的0位是DPLUS线的状态和LineState的一个位

是DMINUS线。时同步，设置和保持LineState的时序是相同的并行数据总线。

3.6

全速与高速选择

在FS与HS是通过使用两个XcvrSelect和TermSelect输入信号完成的。该TermSelect信号使

到DPLUS引脚1.5千欧的上拉。当TermSelect驱动为低电平时，一个SE0断言的USB提供的HS

终止并产生总线上的HS空闲状态。该XcvrSelect信号是它选择在FS反式控制

的收发机或HS收发器。通过设置该管脚为“0”，在HS被选择的收发器和由该位设定为“1”，在FS

收发信机被选中。

3.7

操作模式

操作模式由OPMODE信号控制。该

OPMODE

信号能够抑制通常运转

收发信机和唤起特殊测试模式。这些模式立即生效，并且优先于任何未决

数据的操作。的传输数据速率在时

OPMODE

取决于国家

XcvrSelect

输入。

文件编号： 38-08016牧师* B

第14页4

CY7C68000

OPMODE [1 ：0]的

模式

正常工作

非驱动

禁用位填充和NRZI编码

描述

模式0，则允许所述收发器，以与正常的USB数据解码和编码操作。

模式1使收发器逻辑来支持软断开功能，三州都HS和FS发射器和

除去从USB任何终止，使得它看起来该设备已断开从汽车的上游端口。

模式2禁用位填充和NRZI编码逻辑所以1秒从数据总线装变得的js上

DPLUS / DMINUS

线

和0成为Ks的。

4.0

DPLUS / DMINUS阻抗终止

在CY7C68000不需要外部电阻器的USB数据线端接阻抗或外部上拉电阻

在DPLUS线。这些电阻器被掺入一部分。他们是工厂调整，以满足USB 2.0的要求。

将这些电阻也减少了对部件的引脚数量。

5.0

引脚分配

以下页面说明个别引脚图，再加上结合图示出了全套信号这是

可在48和56引脚封装。

48引脚封装成本最低的版本，并提供一个8位， 60 - MHz的接口。

56引脚封装的完整版本，提供一个8位（ 60 MHz）或16位（ 30 MHz）的总线接口。所需的两个信号

16位操作是ValidH和DataBus16_8 ，而且目前只在56引脚版本。

48引脚FBGA

AGND

CLK

GND

RXVALID

OPMODE1

DMINUS

GND

RXACTIVE

DPLUS

TERMSELECT

GND

XcvrSelect

XTALOUT

RESET

暂停

XTALIN

TXVALID

TXREADY

OPMODE0

LINESTATE1保留

LINESTATE0 RXERROR

图5-1 。 CY7C68000 48引脚FBGA封装引脚分配

文件编号： 38-08016牧师* B

第14页5