CY7C67200
EZ -OTG 可编程USB
上了围棋
EZ- OTG功能
单芯片可编程USB双重角色（主机/外设）
控制器有两个可配置的串行接口引擎
（的SIE ）和两个USB端口
支持USB OTG协议
片上48 MHz的动态16位处理器
切换时钟速度
可配置IO模块支持多种IO选项或向上
以通用IO的25位（ GPIO ）
4K × 16内部掩膜ROM包含内置的BIOS
支持与接入通信就绪状态，我
2
C
EEPROM接口，外部ROM ， UART或USB
8K ×16内部RAM的代码和数据缓冲
16位并行主机接口（ HPI ）与DMA /邮箱
数据路径为外部处理器直接访问所有
片上存储器和控制芯片上的SIE
快速串行端口支持从9600波特到2.0M波特
SPI支持主站和从站
支持12 MHz的外部晶振或时钟
2.7V至3.6V的电源电压
封装选项： 48引脚FBGA
典型应用
EZ - OTG是一个非常强大和灵活的双重作用的USB
一个支持多种应用的控制器。这是
主要是为了使在应用程序的USB OTG能力
系统蒸发散如：
- 蜂窝电话
PDA和掌上电脑
视频和数码相机
MP3播放器
大容量存储设备
框图
CY7C67200
CY7C67200
控制
定时器0
定时器1
n重设
看门狗
UART I / F
VBUS ， ID
OTG
D+,D-
USB -A
I2C
EEPROM I / F
HOST /
外设
USB端口
SIE1
HSS I / F
SHARED输入/输出引脚
CY16
16位RISC内核
GPIO [ 24 ： 0 ]
SPI I / F
D+,D-
USB -A
SIE2
4Kx16
ROM BIOS
8Kx16
内存
HPI I / F
X1
X2
PLL
移动
动力
助推器
GPIO
赛普拉斯半导体公司
文件编号： 38-08014牧师* G
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年11月14日
[+ ]反馈
CY7C67200
介绍
EZ- OTG （ CY7C67200 ）是赛普拉斯半导体公司的第一
USB的On-the - Go的主机/外设控制器。 EZ- OTG是
设计，轻松连接到大多数高性能CPU
增加USB主机功能。 EZ- OTG都有自己的16位RISC
处理器作为协处理器或运行在独立
模式。 EZ- OTG还具有可编程IO接口块
允许多种接口选项。
中断
EZ- OTG提供了128个中断向量。第48矢量
是硬件中断和下面80的载体是
软件中断。
通用定时器和看门狗定时器
EZ -OTG有两个内置可编程计时器和一个
看门狗定时器。所有这三个定时器可以产生中断
在EZ -OTG 。
电源管理
EZ- OTG有一个主电源节省模式，睡眠模式。睡觉
模式暂停所有操作，并提供最低的功耗
状态。
处理器核心功能概述
处理器核心组件的概述呈现
本节。
处理器
EZ- OTG有一个通用的16位嵌入式RISC
处理器运行在48兆赫。
时钟
EZ - OTG需要一个12 MHz时钟源的时钟。要么是
外部晶体或TTL电平振荡器也可以使用。 EZ- OTG
有一个产生48 MHz的内部时钟从内部PLL
在12 MHz时钟源。
内存
EZ- OTG拥有一个内置4K × 16掩膜ROM和一个8K × 16
内部RAM中。蒙面ROM包含EZ- OTG BIOS。
内部RAM可用于程序代码或数据。
表GPIO引脚1接口选项
GPIO引脚
GPIO31
GPIO30
GPIO29
GPIO24
GPIO23
GPIO22
GPIO21
GPIO20
GPIO19
GPIO15
GPIO14
GPIO13
GPIO12
GPIO11
GPIO10
GPIO9
GPIO8
GPIO7
GPIO6
GPIO5
GPIO4
GPIO3
GPIO2
GPIO1
GPIO0
HPI
HSS
SPI
接口描述
EZ- OTG有多种的连接接口选项，用
提供多种接口选项。看
表1
了解
如何在接口共享引脚和可以共存。以下是
一些一般原则：
I2C EEPROM和OTG不与任何接口发生冲突
HPI是互斥的HSS ， SPI和UART
UART
I2C
SCL / SDA
SCL / SDA
OTG
OTGID
INT
NRD
NWR
NCS
A1
A0
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
CTS
RTS
RXD
TXD
MOSI
SCK
NSSI
MISO
TX
RX
文件编号： 38-08014牧师* G
第78 2
[+ ]反馈
CY7C67200
USB接口
EZ -OTG有两个内置的主机/外设，每个都有的SIE
一个USB收发器，符合USB 2.0规范
对于全速和低速的要求（高速不支持 -
ED ） 。在主机模式下， EZ -OTG支持两个下行端口;
每个支持控制，中断，批量和同步传输
FERS 。在外设模式， EZ -OTG支持一个外设
端口有八个端点每两个的SIE的。端点0
是专门为控制端点，并且只支持控制
接送。端点1到7的支持中断，批量（最多
每包64字节） ，或同步传输（高达1023
每个数据包的大小的字节） 。 EZ -OTG还支持组合
主机和同时外设端口，如图中
表2中。
表2. USB端口配置选项
港口CON连接gurations
OTG
OTG + 1主机
OTG + 1外设
1主机+ 1外设
1主机+ 1外设
2主机
1主机
1主机
2外设
1外设
1外设
端口1A
OTG
OTG
OTG
主持人
外设
主持人
主持人
–
外设
外设
–
端口2A
–
主持人
外设
外设
主持人
主持人
–
主持人
外设
–
外设
OTG接口
EZ -OTG有一个USB端口与USB兼容
在这去补充， USB 2.0规范。该USB
OTG端口有不同的硬件功能，以支持会话
请求协议（SRP ）和主机协商协议（HNP ） 。
OTG只支持USB端口1A 。
OTG功能
内部电荷泵电源和控制VBUS
VBUS有效状态（ 4.4V以上）
VBUS状态为2.4V < VBUS < 0.8V
ID引脚状态
在VBUS切换2千欧的内部放电电阻
在VBUS 可切换500欧姆内部上拉电阻
独立开关内部上拉和下拉
上的USB数据线的电阻
OTG销
表4. OTG接口引脚
引脚名称
DM1A
DP1A
OTGVBUS
OTGID
CSwitchA
CSwitchB
通用IO接口
引脚数
F2
E3
C1
F4
D1
D2
USB功能
USB 2.0全速和低速兼容
最多两个下行USB主机端口
最多两个上行USB外设端口
可配置端点缓冲区（指针和长度） ，必须
驻留在内部RAM
最多支持八个可用外设端点（ 1控制
端点）
支持控制，中断，批量和同步传输
内部DMA通道，每个端点
内部上拉和下拉电阻
在USB数据线内部串联终端电阻
USB引脚
表3. USB接口引脚
引脚名称
DM1A
DP1A
DM2A
DP2A
引脚数
F2
E3
C2
D3
EZ -OTG提供了多达25个GPIO信号。其他几个
可选的接口使用的GPIO引脚，以及与可能降低
可用的GPIO总数。
GPIO说明
所有输入都是异步采样与状态变化的OC
curring在高达2 48 MHz的时钟周期的速率。 GPIO引脚
直接锁存到寄存器中，一个单一的触发器。
未使用的引脚说明
未使用的USB引脚必须是三态用拉D +线
通过内部上拉电阻和D-线拉高
低通过内部下拉电阻。
未使用的GPIO引脚必须配置为输出，并驱动
低。
UART接口
EZ- OTG有一个内置的UART接口。 UART接口
支持的数据速率从900至115.2K波特。它可用于
作为开发端口或其它接口的要求。该
UART接口通过GPIO引脚露出。
文件编号： 38-08014牧师* G
第78 3
[+ ]反馈
CY7C67200
UART功能
支持900 115.2K波特率
8-N-1
UART引脚
表5. UART接口引脚
引脚名称
TX
RX
I
2
EEPROM接口
EZ- OTG提供了一个主只I2C接口的外置SE-
里亚尔的EEPROM 。串行EEPROM可用于存储AP-
折襞特定的代码和数据。这I2C接口是唯一的，以
用于装载代码出的EEPROM，它不是一个一般
I2C接口。在I2C EEPROM接口是一个BIOS imple-
心理状态，并通过GPIO引脚外露。参阅
BIOS文档，在该接口上的其他详细信息。
I
2
EEPROM功能
支持的EEPROM大小为64KB （ 512K位）
自动检测EEPROM大小
I
2
EEPROM的引脚
表6.我
2
EEPROM接口引脚
引脚名称
SCK
SDA
大EEPROM
SCK
SDA
串行外设接口
EZ- OTG提供一个SPI接口，用于添加连接。
EZ- OTG可以被配置为SPI主或SPI
奴隶。 SPI接口可通过GPIO引脚被曝光
或外部存储器端口。
SPI功能
主机或从机模式运行
DMA块传输和PIO数据传输模式
全双工或半双工数据通信
8个字节的接收FIFO和8字节的发送FIFO
可选主SPI时钟速率从250 kHz到12 MHz的
可选主SPI时钟相位和极性
从SPI同步信号和筛选
从SPI时钟频率高达2 MHz
可屏蔽中断块和字节传送模式
F3
H3
引脚数
小EEPROM
H3
F3
引脚数
B5
B4
单个位传输非字节对齐的串行通讯
阳离子，在PIO模式
活动/非活动主可编程延迟时间
SPI时钟
自动或手动控制模式，主从机选择信号
完全访问内部存储器
SPI引脚
SPI端口有几个不同的引脚位置的选项，如图
in
表7中。
该引脚位置是通过GPIO控制可选
注册[ 0xC006 ] 。
表7. SPI接口引脚
引脚名称
NSSI
SCK
MOSI
MISO
高速串行接口
EZ- OTG提供了一个HSS接口。 HSS的接口是一个
与波特率从9600可编程串行连接
波特到2M波特。 HSS的接口支持字节和
块模式操作以及硬件和软件
握手。完全控制EZ- OTG可以是accom-
通过一个可扩展的API和的COM通过这个接口plished
通信协议。 HSS的接口可以暴露
通过GPIO引脚或外部存储器端口。
HSS功能
8位，无奇偶校验码
可编程波特率9600波特到2M波特
可选1或2位停止位在发送
座发射可编程字符间距时机
8个字节的接收FIFO
在接收干扰滤波器
块模式直接转移到/从EZ- OTG内部
存储（ DMA传送）
可选CTS / RTS硬件信号握手协议
可选的XON / XOFF软件握手协议
可编程接收中断，块传送完成
中断
完全访问内部存储器
HSS销
表8. HSS接口引脚
引脚名称
CTS
RTS
RX
TX
引脚数
F6
E4
E5
E6
引脚数
F6或C6
D5
D4
C5
文件编号： 38-08014牧师* G
第78 4
[+ ]反馈
CY7C67200
主机端口接口（ HPI ）
EZ- OTG有HPI接口。 HPI接口提供
DMA由外部访问的EZ -OTG内部存储器
主机，再加上双向邮箱注册支持
高层通信协议。该端口被设计为
是主要的高速连接到主处理器。
完全控制EZ- OTG可以通过完成
通过一个可扩展的API和通讯这个接口
协议。以外的硬件通信协议，一个
主机处理器拥有相同的控制权EZ-主机是否
连接到HPI或高速钢口。 HPI接口是
通过GPIO引脚外露。
记
但是应当注意的是，为达到3毫秒的BIOS启动后
执行时， GPIO [ 24:19 ]和GPIO [ 15 ： 8]将作为驱动
输出为测试模式。如果这些引脚需要被用作输入，
串联电阻是必须的（ 10欧姆到48欧姆的是中建议
谁料） 。请参阅BIOS文档添加细节。
请参阅第9页上的“复位引脚” 。
HPI特点
16位数据总线接口
16 MB / s的吞吐量
自动递增地址指针的快速块模式
转帐
直接内存访问（ DMA ）到内部存储器
双向邮箱注册
字节交换
完全访问内部存储器
通过HPI完全控制的SIE的
专用HPI状态寄存器
HPI引脚
表9. HPI接口引脚
引脚名称
INT
NRD
NWR
NCS
A1
A0
D15
D14
D13
D12
D11
D10
D9
D8
[1, 2]
表9. HPI接口引脚
[1, 2]
（续）
引脚名称
D7
D6
D5
D4
D3
D2
D1
D0
引脚数
B5
B4
C4
B3
A3
C3
A2
B2
这两个HPI地址引脚用于解决四分之一
如图可能HPI口寄存器
表10
下文。
表10.HPI寻址
HPI A [ 1 ： 0 ]
HPI数据
HPI邮箱
HPI地址
HPI状态
电荷泵接口
VBUS为移动USB移动（OTG ）端口可通过生产
EZ - OTG使用其内置的电荷泵和一些外部
组件。该电路的连接应类似于
图1
下文。
图1电荷泵
D1
CSwitchA
A1
0
0
1
1
A0
0
1
0
1
D2
引脚数
H4
G4
H5
G5
H6
F5
F6
E4
E5
E6
D4
D5
C6
C5
CY7C67200
CSwitchB
C1
OTGVBUS
VBUS
C2
组件的详细信息：
D1和D2 ：肖特基二极管的额定电流更大
超过60毫安。
C1 ：陶瓷电容器0.1 μF的电容。
C2 ：电容值必须是，因为没有更多的6.5 μF
时的最大电容允许由USB OTG
规格为双角色设备。的最小值
C2为1 μF 。上有电容器的种类没有限制
为C2 。
如果未使用的VBUS电荷泵电路，
CSWITCHA ， CSWITCHB和OTGVBUS可以保留不整合
连接的。
笔记
1. HPI_INT是传出邮箱中断。
2. HPI选通脉冲采样到上升沿负逻辑。
文件编号： 38-08014牧师* G
第78 5
[+ ]反馈
CY7C67200
EZ -OTG 可编程USB
上了围棋
EZ- OTG功能
单芯片可编程USB双重角色（主机/外设）
控制器有两个可配置的串行接口引擎
（的SIE ）和两个USB端口
支持USB OTG协议
片上48 MHz的动态16位处理器
切换时钟速度
可配置IO模块支持多种IO选项或向上
以通用IO的25位（ GPIO ）
4K × 16内部掩膜ROM包含内置的BIOS
支持与接入通信就绪状态，我
2
C
EEPROM接口，外部ROM ， UART或USB
8K ×16内部RAM的代码和数据缓冲
16位并行主机接口（ HPI ）与DMA /邮箱
数据路径为外部处理器直接访问所有
片上存储器和控制芯片上的SIE
快速串行端口支持从9600波特到2.0M波特
SPI支持主站和从站
支持12 MHz的外部晶振或时钟
2.7V至3.6V的电源电压
封装选项： 48引脚FBGA
典型应用
EZ - OTG是一个非常强大和灵活的双重作用的USB
一个支持多种应用的控制器。这是
主要是为了使在应用程序的USB OTG能力
系统蒸发散如：
- 蜂窝电话
PDA和掌上电脑
视频和数码相机
MP3播放器
大容量存储设备
框图
CY7C67200
CY7C67200
控制
定时器0
定时器1
n重设
看门狗
UART I / F
VBUS ， ID
OTG
D+,D-
USB -A
I2C
EEPROM I / F
HOST /
外设
USB端口
SIE1
HSS I / F
SHARED输入/输出引脚
CY16
16位RISC内核
GPIO [ 24 ： 0 ]
SPI I / F
D+,D-
USB -A
SIE2
4Kx16
ROM BIOS
8Kx16
内存
HPI I / F
X1
X2
PLL
移动
动力
助推器
GPIO
赛普拉斯半导体公司
文件编号： 38-08014牧师* G
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年11月14日
[+ ]反馈
CY7C67200
介绍
EZ- OTG （ CY7C67200 ）是赛普拉斯半导体公司的第一
USB的On-the - Go的主机/外设控制器。 EZ- OTG是
设计，轻松连接到大多数高性能CPU
增加USB主机功能。 EZ- OTG都有自己的16位RISC
处理器作为协处理器或运行在独立
模式。 EZ- OTG还具有可编程IO接口块
允许多种接口选项。
中断
EZ- OTG提供了128个中断向量。第48矢量
是硬件中断和下面80的载体是
软件中断。
通用定时器和看门狗定时器
EZ -OTG有两个内置可编程计时器和一个
看门狗定时器。所有这三个定时器可以产生中断
在EZ -OTG 。
电源管理
EZ- OTG有一个主电源节省模式，睡眠模式。睡觉
模式暂停所有操作，并提供最低的功耗
状态。
处理器核心功能概述
处理器核心组件的概述呈现
本节。
处理器
EZ- OTG有一个通用的16位嵌入式RISC
处理器运行在48兆赫。
时钟
EZ - OTG需要一个12 MHz时钟源的时钟。要么是
外部晶体或TTL电平振荡器也可以使用。 EZ- OTG
有一个产生48 MHz的内部时钟从内部PLL
在12 MHz时钟源。
内存
EZ- OTG拥有一个内置4K × 16掩膜ROM和一个8K × 16
内部RAM中。蒙面ROM包含EZ- OTG BIOS。
内部RAM可用于程序代码或数据。
表GPIO引脚1接口选项
GPIO引脚
GPIO31
GPIO30
GPIO29
GPIO24
GPIO23
GPIO22
GPIO21
GPIO20
GPIO19
GPIO15
GPIO14
GPIO13
GPIO12
GPIO11
GPIO10
GPIO9
GPIO8
GPIO7
GPIO6
GPIO5
GPIO4
GPIO3
GPIO2
GPIO1
GPIO0
HPI
HSS
SPI
接口描述
EZ- OTG有多种的连接接口选项，用
提供多种接口选项。看
表1
了解
如何在接口共享引脚和可以共存。以下是
一些一般原则：
I2C EEPROM和OTG不与任何接口发生冲突
HPI是互斥的HSS ， SPI和UART
UART
I2C
SCL / SDA
SCL / SDA
OTG
OTGID
INT
NRD
NWR
NCS
A1
A0
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
CTS
RTS
RXD
TXD
MOSI
SCK
NSSI
MISO
TX
RX
文件编号： 38-08014牧师* G
第78 2
[+ ]反馈
CY7C67200
USB接口
EZ -OTG有两个内置的主机/外设，每个都有的SIE
一个USB收发器，符合USB 2.0规范
对于全速和低速的要求（高速不支持 -
ED ） 。在主机模式下， EZ -OTG支持两个下行端口;
每个支持控制，中断，批量和同步传输
FERS 。在外设模式， EZ -OTG支持一个外设
端口有八个端点每两个的SIE的。端点0
是专门为控制端点，并且只支持控制
接送。端点1到7的支持中断，批量（最多
每包64字节） ，或同步传输（高达1023
每个数据包的大小的字节） 。 EZ -OTG还支持组合
主机和同时外设端口，如图中
表2中。
表2. USB端口配置选项
港口CON连接gurations
OTG
OTG + 1主机
OTG + 1外设
1主机+ 1外设
1主机+ 1外设
2主机
1主机
1主机
2外设
1外设
1外设
端口1A
OTG
OTG
OTG
主持人
外设
主持人
主持人
–
外设
外设
–
端口2A
–
主持人
外设
外设
主持人
主持人
–
主持人
外设
–
外设
OTG接口
EZ -OTG有一个USB端口与USB兼容
在这去补充， USB 2.0规范。该USB
OTG端口有不同的硬件功能，以支持会话
请求协议（SRP ）和主机协商协议（HNP ） 。
OTG只支持USB端口1A 。
OTG功能
内部电荷泵电源和控制VBUS
VBUS有效状态（ 4.4V以上）
VBUS状态为2.4V < VBUS < 0.8V
ID引脚状态
在VBUS切换2千欧的内部放电电阻
在VBUS 可切换500欧姆内部上拉电阻
独立开关内部上拉和下拉
上的USB数据线的电阻
OTG销
表4. OTG接口引脚
引脚名称
DM1A
DP1A
OTGVBUS
OTGID
CSwitchA
CSwitchB
通用IO接口
引脚数
F2
E3
C1
F4
D1
D2
USB功能
USB 2.0全速和低速兼容
最多两个下行USB主机端口
最多两个上行USB外设端口
可配置端点缓冲区（指针和长度） ，必须
驻留在内部RAM
最多支持八个可用外设端点（ 1控制
端点）
支持控制，中断，批量和同步传输
内部DMA通道，每个端点
内部上拉和下拉电阻
在USB数据线内部串联终端电阻
USB引脚
表3. USB接口引脚
引脚名称
DM1A
DP1A
DM2A
DP2A
引脚数
F2
E3
C2
D3
EZ -OTG提供了多达25个GPIO信号。其他几个
可选的接口使用的GPIO引脚，以及与可能降低
可用的GPIO总数。
GPIO说明
所有输入都是异步采样与状态变化的OC
curring在高达2 48 MHz的时钟周期的速率。 GPIO引脚
直接锁存到寄存器中，一个单一的触发器。
未使用的引脚说明
未使用的USB引脚必须是三态用拉D +线
通过内部上拉电阻和D-线拉高
低通过内部下拉电阻。
未使用的GPIO引脚必须配置为输出，并驱动
低。
UART接口
EZ- OTG有一个内置的UART接口。 UART接口
支持的数据速率从900至115.2K波特。它可用于
作为开发端口或其它接口的要求。该
UART接口通过GPIO引脚露出。
文件编号： 38-08014牧师* G
第78 3
[+ ]反馈
CY7C67200
UART功能
支持900 115.2K波特率
8-N-1
UART引脚
表5. UART接口引脚
引脚名称
TX
RX
I
2
EEPROM接口
EZ- OTG提供了一个主只I2C接口的外置SE-
里亚尔的EEPROM 。串行EEPROM可用于存储AP-
折襞特定的代码和数据。这I2C接口是唯一的，以
用于装载代码出的EEPROM，它不是一个一般
I2C接口。在I2C EEPROM接口是一个BIOS imple-
心理状态，并通过GPIO引脚外露。参阅
BIOS文档，在该接口上的其他详细信息。
I
2
EEPROM功能
支持的EEPROM大小为64KB （ 512K位）
自动检测EEPROM大小
I
2
EEPROM的引脚
表6.我
2
EEPROM接口引脚
引脚名称
SCK
SDA
大EEPROM
SCK
SDA
串行外设接口
EZ- OTG提供一个SPI接口，用于添加连接。
EZ- OTG可以被配置为SPI主或SPI
奴隶。 SPI接口可通过GPIO引脚被曝光
或外部存储器端口。
SPI功能
主机或从机模式运行
DMA块传输和PIO数据传输模式
全双工或半双工数据通信
8个字节的接收FIFO和8字节的发送FIFO
可选主SPI时钟速率从250 kHz到12 MHz的
可选主SPI时钟相位和极性
从SPI同步信号和筛选
从SPI时钟频率高达2 MHz
可屏蔽中断块和字节传送模式
F3
H3
引脚数
小EEPROM
H3
F3
引脚数
B5
B4
单个位传输非字节对齐的串行通讯
阳离子，在PIO模式
活动/非活动主可编程延迟时间
SPI时钟
自动或手动控制模式，主从机选择信号
完全访问内部存储器
SPI引脚
SPI端口有几个不同的引脚位置的选项，如图
in
表7中。
该引脚位置是通过GPIO控制可选
注册[ 0xC006 ] 。
表7. SPI接口引脚
引脚名称
NSSI
SCK
MOSI
MISO
高速串行接口
EZ- OTG提供了一个HSS接口。 HSS的接口是一个
与波特率从9600可编程串行连接
波特到2M波特。 HSS的接口支持字节和
块模式操作以及硬件和软件
握手。完全控制EZ- OTG可以是accom-
通过一个可扩展的API和的COM通过这个接口plished
通信协议。 HSS的接口可以暴露
通过GPIO引脚或外部存储器端口。
HSS功能
8位，无奇偶校验码
可编程波特率9600波特到2M波特
可选1或2位停止位在发送
座发射可编程字符间距时机
8个字节的接收FIFO
在接收干扰滤波器
块模式直接转移到/从EZ- OTG内部
存储（ DMA传送）
可选CTS / RTS硬件信号握手协议
可选的XON / XOFF软件握手协议
可编程接收中断，块传送完成
中断
完全访问内部存储器
HSS销
表8. HSS接口引脚
引脚名称
CTS
RTS
RX
TX
引脚数
F6
E4
E5
E6
引脚数
F6或C6
D5
D4
C5
文件编号： 38-08014牧师* G
第78 4
[+ ]反馈
CY7C67200
主机端口接口（ HPI ）
EZ- OTG有HPI接口。 HPI接口提供
DMA由外部访问的EZ -OTG内部存储器
主机，再加上双向邮箱注册支持
高层通信协议。该端口被设计为
是主要的高速连接到主处理器。
完全控制EZ- OTG可以通过完成
通过一个可扩展的API和通讯这个接口
协议。以外的硬件通信协议，一个
主机处理器拥有相同的控制权EZ-主机是否
连接到HPI或高速钢口。 HPI接口是
通过GPIO引脚外露。
记
但是应当注意的是，为达到3毫秒的BIOS启动后
执行时， GPIO [ 24:19 ]和GPIO [ 15 ： 8]将作为驱动
输出为测试模式。如果这些引脚需要被用作输入，
串联电阻是必须的（ 10欧姆到48欧姆的是中建议
谁料） 。请参阅BIOS文档添加细节。
请参阅第9页上的“复位引脚” 。
HPI特点
16位数据总线接口
16 MB / s的吞吐量
自动递增地址指针的快速块模式
转帐
直接内存访问（ DMA ）到内部存储器
双向邮箱注册
字节交换
完全访问内部存储器
通过HPI完全控制的SIE的
专用HPI状态寄存器
HPI引脚
表9. HPI接口引脚
引脚名称
INT
NRD
NWR
NCS
A1
A0
D15
D14
D13
D12
D11
D10
D9
D8
[1, 2]
表9. HPI接口引脚
[1, 2]
（续）
引脚名称
D7
D6
D5
D4
D3
D2
D1
D0
引脚数
B5
B4
C4
B3
A3
C3
A2
B2
这两个HPI地址引脚用于解决四分之一
如图可能HPI口寄存器
表10
下文。
表10.HPI寻址
HPI A [ 1 ： 0 ]
HPI数据
HPI邮箱
HPI地址
HPI状态
电荷泵接口
VBUS为移动USB移动（OTG ）端口可通过生产
EZ - OTG使用其内置的电荷泵和一些外部
组件。该电路的连接应类似于
图1
下文。
图1电荷泵
D1
CSwitchA
A1
0
0
1
1
A0
0
1
0
1
D2
引脚数
H4
G4
H5
G5
H6
F5
F6
E4
E5
E6
D4
D5
C6
C5
CY7C67200
CSwitchB
C1
OTGVBUS
VBUS
C2
组件的详细信息：
D1和D2 ：肖特基二极管的额定电流更大
超过60毫安。
C1 ：陶瓷电容器0.1 μF的电容。
C2 ：电容值必须是，因为没有更多的6.5 μF
时的最大电容允许由USB OTG
规格为双角色设备。的最小值
C2为1 μF 。上有电容器的种类没有限制
为C2 。
如果未使用的VBUS电荷泵电路，
CSWITCHA ， CSWITCHB和OTGVBUS可以保留不整合
连接的。
笔记
1. HPI_INT是传出邮箱中断。
2. HPI选通脉冲采样到上升沿负逻辑。
文件编号： 38-08014牧师* G
第78 5
[+ ]反馈
QQ：2880707522 复制
