CY7C53120L8
CY7C53150L
3.3V神经元
芯片网络处理器
特点
3.3V工作电压
3个8位流水线处理器的并行
的应用程序代码和网络流量处理
硬件UART / SPI接口
十针I / O端口可编程的38模式快
应用程序的开发。 I / O口为5V输入
宽容
两个16位定时器/计数器测量，并生成
阿婷的I / O设备的波形
支持直接五针通讯口
连接和网络收发信机的接口，并
工作电压为3.3V或5V
在IO4 - IO7和20 mA的可编程片上拉
目前在IO0 - IO3
在每一设备的唯一的48位的神经元ID号的制造厂
itate网络安装和管理
0.35微米闪存工艺技术
片LVD电路与可编程的跳变点和
数字滤波器的设置
可编程脉冲展宽复位
4096字节的SRAM缓冲网络数据，
系统和应用程序数据存储
2.75千字节（ CY7C53150L ） ， 8K字节（ CY7C53120L8 ）的
闪存片上电荷泵灵活
存储配置数据和应用程序代码的
地址多达56个字节的外部存储器
(CY7C53150L)
16千字节包含ROM的LonTalk的（ CY7C53120L8 ）
网络协议的固件
20MHz的超过-40°C最大输入时钟操作
至85℃
[1]
温度范围
64引脚TQFP封装（ CY7C53150L ）
32引脚SOIC ，44引脚TQFP封装（ CY7C53120L8 ）
逻辑框图
媒体访问
控制处理器
网
处理器
应用
处理器
4KB的RAM
FL灰
只读存储器
(CY7C53120L8)
国内
数据总线
(0:7)
国内
地址总线
(0:15)
功能说明
3.3V的神经元
芯片（ CY7C53120L8 / 3150L ）是一个低功率的
版本的5V Neuron芯片与多个特征的
增强功能。该CY7C53120L8 / 3150L Neuron芯片imple-
中获得更多设备的LonWorks
分布式智能控制
网络。它结合，在单个芯片上，必要的
通信和控制功能，无论是在硬件和
固件，它可以方便的LonWorks设备的设计。
该CY7C53120L8 / 3150L支持的所有功能
5V CY7C531x0 Neuron芯片。此外，它配备4K字节
内存，闪存8K字节（ CY7C53120L8 ） ，和
硬件UART / SPI 。该CY7C53120L8 / 3150L拥有11针
可配置的I / O模块。在I / O的所有5V容限，使
接口为TTL电平兼容5V元件和单片机
制器。
该CY7C53120L8 / 3150L含有非常灵活五针
可被配置成与接口的通信端口
在广泛的数据种类繁多的媒体收发器
率。通信端口可以在3.3V或操作
5V 。在5V模式下的通讯端口是完全
向后兼容现有的5V收发器兼容。最
通用收发器的类型是双绞线，电力线，射频，红外，
光导纤维，以及同轴的。
该CY7C53150L集成了一个外部存储器接口
可寻址高达56KBytes的地址8K字节
在内部空间的映射。需要大LonWorks设备
应用程序可以利用这种外部的优势
记忆能力。
在OSI网络参考模型的每一层服务
中的LonTalk基于固件的协议实现
存储在16K字节的ROM（ CY7C53120L8 ）或片外存储器
（ CY7C53150L ） 。该固件还包含38前原
编程的I / O驱动程序，从而简化应用程序编程。
该应用程序被存储在闪存
（ CY7C53120L8 ）和/或片外存储器（ CY7C53150L ） ，并
可以通过下载通过网络进行更新。
通讯
PORT
两个定时器/计数器
4针UART / SPI
I / O模块
振荡器
时钟，并
控制
CLK1
CLK2
服务
RESET
IO10
:
IO7
IO6
:
IO0
CP4
CP0
外部地址和
数据总线（ CY7C53150L ）
注意：
1.最大结温为105 ℃。牛逼
连接点
= T
环境
+ VI θ
JA
。 32引脚SOIC
θ
JA
= 61.07 ° C / W 。 44引脚TQFP
θ
JA
= 69.5 ° C / W 。 64引脚TQFP
θ
JA
= 56.15 ° C / W 。
赛普拉斯半导体公司
文件编号： 38-10002牧师* E
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年11月2日
CY7C53120L8
CY7C53150L
销刀豆网络gurations
CY7C53150L
64引脚薄型四方扁平封装
NC
[2]
A15
E
读/写
V
DD
D0
D1
V
DD
V
DD
V
SS
D2
D3
D4
D5
D6
D7
NC
[2]
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33
32
49
31
50
30
51
29
52
28
53
27
54
26
55
25
56
24
57
CY7C53150L-64AI
23
58
22
59
21
60
20
61
19
62
18
63
17
64
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
CP4
CP3
CP2
CP1
CP0
NC
[2]
CV
DD
V
SS
CLK1
CLK2
V
DD
V
SS
V
DD
V
SS
NC
[2]
服务
V
ss
V
pp
IO4
IO5
IO6
SS/IO7
SCLK/RXD/IO8
MISO/IO9
注意事项：
2.无连接（ NC ） - 不应使用。 （这些引脚可被用于内部测试）。
3.在标志的左下方的小酒窝指示引脚1 。
文件编号： 38-10002牧师* E
MOSI/TXD/IO10
IO0
IO1
IO2
IO3
RESET
V
DD
NC
[2]
销1
指标
[3]
第14页2
CY7C53120L8
CY7C53150L
销刀豆网络gurations
（续）
44引脚TQFP
IO10/MOSI/TXD
IO8/SCLK/RXD
IO9/MISO
IO7/SS
NC
[2]
NC
[2]
32引脚SOIC
RESET
V
DD
IO4
IO3
IO2
IO1
IO0
服务
V
SS
V
pp
V
DD
V
DD
V
SS
CLK2
CLK1
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
V
DD
V
SS
NC
[2]
IO5
IO6
IO6
IO7/SS
IO5
IO8/SCLK/RXD
V
SS
IO9/MISO
V
DD
V
DD
NC
[2]
IO10/MOSI/TXD
RESET
V
SS
V
DD
CP4
CP3
IO4
CP1
IO3
CP0
NC
[2]
CV
DD
CP2
销1
指标
33 32 31 30 29 28 27 26 25 24 23
34
35
36
37
38
39
40
41
42
43
44
1
2
3
4
5
6
7
8
9 10 11
CY7C53120L8-44AI
22
21
20
19
18
17
16
15
14
13
12
NC
[2]
CP1
CP0
CV
DD
CP2
NC
[2]
V
SS
CLK1
CLK2
V
SS
NC
[2]
CY7C53120L8-32SI
NC
[2]
NC
[2]
服务
引脚德网络nitions
引脚名称
CLK1
CLK2
产量
I / O
引脚功能
振荡器连接。
离开的时候开
外部时钟输入到CLK1 。最多
一个外部负载。
复位引脚（低电平有效） 。
注。允许的
连接到RESET外部电容
脚是100-1000 pF的。
服务引脚（低电平有效） 。
之间交替
输入和输出在76 Hz的速率。
大电流吸收能力（ 20mA）的。
一般
I / O端口。定时器的输出/计数器1可以是
发送到IO0 。定时器/计数器2的输出
可以被路由到IO1 。
CY7C53150L CY7C53120L8 CY7C53120L
TQFP-64
SOIC-32
8 TQFP -44
PIN号
PIN号
PIN号
24
23
15
14
15
14
输入（ 5V容限）
振荡器连接或外部时钟输入。
RESET
I / O （内置
拉）
I / O （内置
CON连接可配置
拉）
I / O
6
1
NC
[2]
IO2
IO1
IO0
V
SS
V
pp
V
DD
V
DD
NC
[2]
CP4
CP3
V
DD
V
SS
40
服务
17
8
5
IO0–IO3
2, 3, 4, 5
7, 6, 5, 4
4, 3, 2, 43
IO4–IO7
I / O （内置
CON连接可配置
PULL -UPS ）
I / O
输入
通用I / O口。
输入到定时器/计数器1 10 ， 11 ， 12 ， 13
可衍生自IO4 - IO7之一。输入
定时器/计数器2可来自IO4 。
通用I / O口。
可以用于串行
在固件控制下的通信。
从机选择。
与多路复用IO7 。
14, 15, 16
13
3, 30, 29, 28
42, 36, 35, 32
IO8–IO10
SS
27, 26, 24
28
31, 30, 27
32
第14页3
文件编号： 38-10002牧师* E
CY7C53120L8
CY7C53150L
引脚德网络nitions
（续）
引脚名称
SCLK / RXD I / O
MISO
MOSI / TXD
I / O
I / O
I / O
引脚功能
SPI时钟或UART RXD 。
与多路复用IO8 。可以
被配置为漏极开路输出。
SPI主机输入/从机输出（ MISO ）与多路复用
IO9.
可配置为开漏输出。
SPI主机输出/从机输入（ MOSI ）或UART
TXD 。多路复用与IO10 。
可以被配置为
开漏输出。
双向存储器数据总线。
读/写控制输出用于外部
内存。
时钟使能控制输出外部
内存。
存储器地址输出端口。
CY7C53150L CY7C53120L8 CY7C53120L
TQFP-64
SOIC-32
8 TQFP -44
PIN号
PIN号
PIN号
14
15
16
27
26
24
31
30
27
D0–D7
读/写
E
A0–A15
I / O
产量
产量
产量
43, 42, 38, 37,
36, 35, 34, 33
45
46
64, 63, 62, 61,
60, 59, 58, 57,
56, 55, 54, 53,
52, 51, 50, 47
7, 20, 22,
40, 41, 44
8,19, 21, 25,
39
26
9
不适用
不适用
不适用
不适用
不适用
不适用
不适用
不适用
V
DD
V
SS
CV
DD [4]
V
PP
CP0–CP4
NC
输入
输入
输入
输入
电源输入（ 3.3V标称值） 。
所有V
DD
引脚必须
在外部连接在一起。
电源输入（0V ， GND）。
所有V
SS
引脚必须
在外部连接在一起。
电源输入， 5V或3.3V视
通讯端口电压。
在线测试模式控制。
如果V
PP
是高
当复位有效时，I / O ，地址和
数据总线变为Hi -Z 。
2, 11, 12,
25, 32
9, 13, 16, 23,
31
18
10
9, 10,
29, 38, 41
7,13, 16, 26,
37
19
8
通讯
双向端口支持通信
网络接口
系统蒸发散在三种模式。
–
28, 29, 30, 31, 19, 20, 17, 21, 20, 21, 18, 24,
32
22
25
–
1, 6, 11, 12, 17,
22, 23, 28, 33,
34, 39, 44
无连接。
不能连接上
1, 18, 27, 48,
用户的PC板，因为它们可以被连接
49
内部的芯片。
内存使用
所有的神经元芯片需要系统固件时出现
它们被上电。在CY7C53120L8的情况下，这
固件预编程，在工厂中的片上ROM 。
在CY7C53150L的情况下，系统固件必须
存在于片外的非易失性存储器的第一个16K字节
诸如闪存， EPROM，EEPROM或NVRAM 。因为
系统固件实现了网络协议，它不能
本身可以通过网络下载。
为CY7C53120L8 ，用户应用程序被存储
在片上闪存。它可以使用被编程
电路板装配前器件编程，也可以是
通过propri-板组件后在电路编程
etary 11针编程接口或通过的LonTalk
从外部网络管理工具互联。
为CY7C53150L ，用户应用程序被存储
在片上闪存，并在片外存储器。该
用户程序可以初始被编程到芯片外
使用编程器存储设备。
闪存保留和耐力
存储在闪存中的数据和代码，保证是
保留至少十年的编程温度
范围-40_C到85_C的。
闪存通常可以写10万次
没有任何数据丢失
[5]
。擦除/写周期为20毫秒。该
系统固件扩展了Flash的有效续航
内存在两个方面。如果数据被写入到闪存的一个字节
存储器是一样的已经存在于该字节的数据，则
固件不执行物理写入。因此，例如，
后套在闪存其自己的地址的应用程序
每一个复位不会使用任何写周期，如果地址有
没有改变。此外，系统固件15或更高版本
注意事项：
4.电源时序是必需的。动力必须施加以使得，V
DD
（ 3.3V ）电源一定不能落后简历
DD
上电（ 3.3V / 5V）供电超过1V
直到V
DD
达到其正常工作电压。只要上述条件保持坡道可以是同时的。
5.有关数据保存后， 100K周期的详细信息，请参阅赛普拉斯资格的报告。
文件编号： 38-10002牧师* E
第14页4
CY7C53120L8
CY7C53150L
能够凝集写入8连续的地址位置
成CY7C53120L8设备的单一写操作。例如，如果
的代码8K字节是通过网络下载的固件
将执行只写1024 ，而不是8192 。
硬件串行通信引擎
该CY7C53120L8 / 3150L拥有硬件序列
通信引擎。硬件引擎能够
在SPI或UART的执行高速通信
模式。
串行外设接口（ SPI ）模式
SPI模式是4针的同步串行通信
可设置为主机或从机接口
[6]
.
SPI引脚
IO7
IO8
IO9
IO10
描述
从选择（ SS ）
硬件SPI串行时钟（ SPSCK ）
主机输入/从机输出（ MISO ）
主机输出/从机输入（ MOSI ）
制造商ID
制造商ID为0x02同时为CY7C53150L和
CY7C53120L8 。主要型号ID为0x02的
CY7C53150L并为0x10的CY7C53120L8 。未成年人
模型ID是0x08的两个芯片。
低电压抑制（ LVI ）操作
片上低电压抑制电路跳闸Neuron芯片
复位电路每当V
DD
输入低于设定值。
使LVI跳闸点的默认值是2.77V ，与变异
± 100mV的横跨工艺和温度。每一次权力
被重新应用到芯片， LVI触发点被设定为这个默认
值。通过对应用程序代码，所述跳闸点可以是
编程是2.77V和3.19V之间16分之一。
LVI电路的目的是为了防止腐败
时的电压降的非易失性存储器。行的值越小
点电压降低的LVI由于跳闸的可能性
对V噪音
DD
。因此，较低的设置推荐
电路与电源上的一个很大的噪音。在该电路中
没有过度的噪音，建议使LVI
触发点可以增加，这将导致更好的闪存保护
在案件实际功耗情况。
提供内部电路，以确保在断电
的情况下，写入到非易失性存储器中已经
开始得到完成。为了确保这一正常运作
电路中，V
DD
下垂的时间（在断电或电源
亏损）应至少为10ms的时间LVI电路跳闸和
电压达到2.77V 。
该LVI还设有用于过滤的可编程数字滤波器
OUT V
DD
噪声。这是减小所提供的可能的另一种方法
在LVI的相容性，而不是真正的噪音被触发
功率损失的事件。数字滤波器可被编程为一个值
在16和128个时钟周期。选择的值依赖
关于V的频率
DD
噪声，其中所述数字滤波器周期
应略高于上看到的最低频率的噪音
V
DD
。在LVI数字滤波器默认为128个时钟周期。
SPI通信是一个点 - 对 - 点或点对多点
接口，可配置为主机/从机，单
主/多从设备或多主站/单奴隶。该
主机启动slave和master之间的所有通信。
主驱动SPSCK信号，这是用于将时钟
同步主之间的所有数据通信
奴隶。
从选择（ SS ）是输入到两个Neuron芯片
主机和从机模式。在从模式下， SS为低电平有效
与从只有当SS为低通信。在主
仅当SS信号模式下，SPI引擎的功能
高举。可将SS硬连线的高或低，或者它可以是有线
到的信号从其他来源中产生。神经元
芯片可以使用IO0通过IO6多个选择之间
作为主当奴隶。
MOSI和MISO用于发送和接收数据的SPI 。
MOSI是在主模式下的数据输出是输入的奴隶
模式。 MISO是输入在主模式下，是一个输出
从模式。相对于该数据的相位和极性
时钟信号是可编程的，并且可以在四个可配置
可能的模式。
SPI接口可以在最大5Mbps的进行沟通
数据速率与20 -MHz的输入时钟频率。最大
数据速率扩展频率。的数据速率是编程
可燃的，并且可以通过选择所需的除数进行缩放
取值范围为2 256中的2的倍数。
拉伸复位
在上电时， CY7C53120L8 / 3150L提供内部
复位为25ms ，在20MHz的时钟频率拉伸。上电
弹力复位时间尺度与频率。上电后，
复位弹力为50ms独立操作的频率。
在上电的CY7C53120L8 / 3150L默认重置
拉伸功能。复位拉伸既可以留启用
或通过软件被禁用。复位拉伸消除
需要一个外部脉冲展宽LVI这是需要
采用CY7C53150时，与外部闪存。
串行通信接口（ UART ）模式
UART模式提供了一个全双工异步NRZ格式
用于与其他设备进行通信的串行接口
要么是UART或UART接口。 UART接口是
优化，以提供业界标准UART波特率从
在CY7C53120L8 / 3150L晶体时钟速率。
UART引脚
IO8
IO10
描述
接收数据（RXD ）
发送数据（ TXD ）
5V电压复位
RESET是一个输入/输出引脚。这是一个5V的输入引脚。它
可提供5V兼容水平时输出，如果外部
电阻连接引脚和5V电源之间。
注意：
6.请参阅文档勘误表CY7C53150L和CY7C53120L8 - 3.3V Neuron芯片（ 38-17019 ）了解详细信息。
文件编号： 38-10002牧师* E
第14页5
CY7C53120L8
CY7C53150L
3.3V神经元
芯片网络处理器
特点
3.3V工作电压
3个8位流水线处理器的并行
的应用程序代码和网络流量处理
硬件UART / SPI接口
十针I / O端口可编程的38模式快
应用程序的开发。 I / O口为5V输入
宽容
两个16位定时器/计数器测量，并生成
阿婷的I / O设备的波形
支持直接五针通讯口
连接和网络收发信机的接口，并
工作电压为3.3V或5V
在IO4 - IO7和20 mA的可编程片上拉
目前在IO0 - IO3
在每一设备的唯一的48位的神经元ID号的制造厂
itate网络安装和管理
0.35微米闪存工艺技术
片LVD电路与可编程的跳变点和
数字滤波器的设置
可编程脉冲展宽复位
4096字节的SRAM缓冲网络数据，
系统和应用程序数据存储
2.75千字节（ CY7C53150L ） ， 8K字节（ CY7C53120L8 ）的
闪存片上电荷泵灵活
存储配置数据和应用程序代码的
地址多达56个字节的外部存储器
(CY7C53150L)
16千字节包含ROM的LonTalk的（ CY7C53120L8 ）
网络协议的固件
20MHz的超过-40°C最大输入时钟操作
至85℃
[1]
温度范围
64引脚TQFP封装（ CY7C53150L ）
32引脚SOIC ，44引脚TQFP封装（ CY7C53120L8 ）
逻辑框图
媒体访问
控制处理器
网
处理器
应用
处理器
4KB的RAM
FL灰
只读存储器
(CY7C53120L8)
国内
数据总线
(0:7)
国内
地址总线
(0:15)
功能说明
3.3V的神经元
芯片（ CY7C53120L8 / 3150L ）是一个低功率的
版本的5V Neuron芯片与多个特征的
增强功能。该CY7C53120L8 / 3150L Neuron芯片imple-
中获得更多设备的LonWorks
分布式智能控制
网络。它结合，在单个芯片上，必要的
通信和控制功能，无论是在硬件和
固件，它可以方便的LonWorks设备的设计。
该CY7C53120L8 / 3150L支持的所有功能
5V CY7C531x0 Neuron芯片。此外，它配备4K字节
内存，闪存8K字节（ CY7C53120L8 ） ，和
硬件UART / SPI 。该CY7C53120L8 / 3150L拥有11针
可配置的I / O模块。在I / O的所有5V容限，使
接口为TTL电平兼容5V元件和单片机
制器。
该CY7C53120L8 / 3150L含有非常灵活五针
可被配置成与接口的通信端口
在广泛的数据种类繁多的媒体收发器
率。通信端口可以在3.3V或操作
5V 。在5V模式下的通讯端口是完全
向后兼容现有的5V收发器兼容。最
通用收发器的类型是双绞线，电力线，射频，红外，
光导纤维，以及同轴的。
该CY7C53150L集成了一个外部存储器接口
可寻址高达56KBytes的地址8K字节
在内部空间的映射。需要大LonWorks设备
应用程序可以利用这种外部的优势
记忆能力。
在OSI网络参考模型的每一层服务
中的LonTalk基于固件的协议实现
存储在16K字节的ROM（ CY7C53120L8 ）或片外存储器
（ CY7C53150L ） 。该固件还包含38前原
编程的I / O驱动程序，从而简化应用程序编程。
该应用程序被存储在闪存
（ CY7C53120L8 ）和/或片外存储器（ CY7C53150L ） ，并
可以通过下载通过网络进行更新。
通讯
PORT
两个定时器/计数器
4针UART / SPI
I / O模块
振荡器
时钟，并
控制
CLK1
CLK2
服务
RESET
IO10
:
IO7
IO6
:
IO0
CP4
CP0
外部地址和
数据总线（ CY7C53150L ）
注意：
1.最大结温为105 ℃。牛逼
连接点
= T
环境
+ VI θ
JA
。 32引脚SOIC
θ
JA
= 61.07 ° C / W 。 44引脚TQFP
θ
JA
= 69.5 ° C / W 。 64引脚TQFP
θ
JA
= 56.15 ° C / W 。
赛普拉斯半导体公司
文件编号： 38-10002牧师* E
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年11月2日
CY7C53120L8
CY7C53150L
销刀豆网络gurations
CY7C53150L
64引脚薄型四方扁平封装
NC
[2]
A15
E
读/写
V
DD
D0
D1
V
DD
V
DD
V
SS
D2
D3
D4
D5
D6
D7
NC
[2]
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33
32
49
31
50
30
51
29
52
28
53
27
54
26
55
25
56
24
57
CY7C53150L-64AI
23
58
22
59
21
60
20
61
19
62
18
63
17
64
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
CP4
CP3
CP2
CP1
CP0
NC
[2]
CV
DD
V
SS
CLK1
CLK2
V
DD
V
SS
V
DD
V
SS
NC
[2]
服务
V
ss
V
pp
IO4
IO5
IO6
SS/IO7
SCLK/RXD/IO8
MISO/IO9
注意事项：
2.无连接（ NC ） - 不应使用。 （这些引脚可被用于内部测试）。
3.在标志的左下方的小酒窝指示引脚1 。
文件编号： 38-10002牧师* E
MOSI/TXD/IO10
IO0
IO1
IO2
IO3
RESET
V
DD
NC
[2]
销1
指标
[3]
第14页2
CY7C53120L8
CY7C53150L
销刀豆网络gurations
（续）
44引脚TQFP
IO10/MOSI/TXD
IO8/SCLK/RXD
IO9/MISO
IO7/SS
NC
[2]
NC
[2]
32引脚SOIC
RESET
V
DD
IO4
IO3
IO2
IO1
IO0
服务
V
SS
V
pp
V
DD
V
DD
V
SS
CLK2
CLK1
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
V
DD
V
SS
NC
[2]
IO5
IO6
IO6
IO7/SS
IO5
IO8/SCLK/RXD
V
SS
IO9/MISO
V
DD
V
DD
NC
[2]
IO10/MOSI/TXD
RESET
V
SS
V
DD
CP4
CP3
IO4
CP1
IO3
CP0
NC
[2]
CV
DD
CP2
销1
指标
33 32 31 30 29 28 27 26 25 24 23
34
35
36
37
38
39
40
41
42
43
44
1
2
3
4
5
6
7
8
9 10 11
CY7C53120L8-44AI
22
21
20
19
18
17
16
15
14
13
12
NC
[2]
CP1
CP0
CV
DD
CP2
NC
[2]
V
SS
CLK1
CLK2
V
SS
NC
[2]
CY7C53120L8-32SI
NC
[2]
NC
[2]
服务
引脚德网络nitions
引脚名称
CLK1
CLK2
产量
I / O
引脚功能
振荡器连接。
离开的时候开
外部时钟输入到CLK1 。最多
一个外部负载。
复位引脚（低电平有效） 。
注。允许的
连接到RESET外部电容
脚是100-1000 pF的。
服务引脚（低电平有效） 。
之间交替
输入和输出在76 Hz的速率。
大电流吸收能力（ 20mA）的。
一般
I / O端口。定时器的输出/计数器1可以是
发送到IO0 。定时器/计数器2的输出
可以被路由到IO1 。
CY7C53150L CY7C53120L8 CY7C53120L
TQFP-64
SOIC-32
8 TQFP -44
PIN号
PIN号
PIN号
24
23
15
14
15
14
输入（ 5V容限）
振荡器连接或外部时钟输入。
RESET
I / O （内置
拉）
I / O （内置
CON连接可配置
拉）
I / O
6
1
NC
[2]
IO2
IO1
IO0
V
SS
V
pp
V
DD
V
DD
NC
[2]
CP4
CP3
V
DD
V
SS
40
服务
17
8
5
IO0–IO3
2, 3, 4, 5
7, 6, 5, 4
4, 3, 2, 43
IO4–IO7
I / O （内置
CON连接可配置
PULL -UPS ）
I / O
输入
通用I / O口。
输入到定时器/计数器1 10 ， 11 ， 12 ， 13
可衍生自IO4 - IO7之一。输入
定时器/计数器2可来自IO4 。
通用I / O口。
可以用于串行
在固件控制下的通信。
从机选择。
与多路复用IO7 。
14, 15, 16
13
3, 30, 29, 28
42, 36, 35, 32
IO8–IO10
SS
27, 26, 24
28
31, 30, 27
32
第14页3
文件编号： 38-10002牧师* E
CY7C53120L8
CY7C53150L
引脚德网络nitions
（续）
引脚名称
SCLK / RXD I / O
MISO
MOSI / TXD
I / O
I / O
I / O
引脚功能
SPI时钟或UART RXD 。
与多路复用IO8 。可以
被配置为漏极开路输出。
SPI主机输入/从机输出（ MISO ）与多路复用
IO9.
可配置为开漏输出。
SPI主机输出/从机输入（ MOSI ）或UART
TXD 。多路复用与IO10 。
可以被配置为
开漏输出。
双向存储器数据总线。
读/写控制输出用于外部
内存。
时钟使能控制输出外部
内存。
存储器地址输出端口。
CY7C53150L CY7C53120L8 CY7C53120L
TQFP-64
SOIC-32
8 TQFP -44
PIN号
PIN号
PIN号
14
15
16
27
26
24
31
30
27
D0–D7
读/写
E
A0–A15
I / O
产量
产量
产量
43, 42, 38, 37,
36, 35, 34, 33
45
46
64, 63, 62, 61,
60, 59, 58, 57,
56, 55, 54, 53,
52, 51, 50, 47
7, 20, 22,
40, 41, 44
8,19, 21, 25,
39
26
9
不适用
不适用
不适用
不适用
不适用
不适用
不适用
不适用
V
DD
V
SS
CV
DD [4]
V
PP
CP0–CP4
NC
输入
输入
输入
输入
电源输入（ 3.3V标称值） 。
所有V
DD
引脚必须
在外部连接在一起。
电源输入（0V ， GND）。
所有V
SS
引脚必须
在外部连接在一起。
电源输入， 5V或3.3V视
通讯端口电压。
在线测试模式控制。
如果V
PP
是高
当复位有效时，I / O ，地址和
数据总线变为Hi -Z 。
2, 11, 12,
25, 32
9, 13, 16, 23,
31
18
10
9, 10,
29, 38, 41
7,13, 16, 26,
37
19
8
通讯
双向端口支持通信
网络接口
系统蒸发散在三种模式。
–
28, 29, 30, 31, 19, 20, 17, 21, 20, 21, 18, 24,
32
22
25
–
1, 6, 11, 12, 17,
22, 23, 28, 33,
34, 39, 44
无连接。
不能连接上
1, 18, 27, 48,
用户的PC板，因为它们可以被连接
49
内部的芯片。
内存使用
所有的神经元芯片需要系统固件时出现
它们被上电。在CY7C53120L8的情况下，这
固件预编程，在工厂中的片上ROM 。
在CY7C53150L的情况下，系统固件必须
存在于片外的非易失性存储器的第一个16K字节
诸如闪存， EPROM，EEPROM或NVRAM 。因为
系统固件实现了网络协议，它不能
本身可以通过网络下载。
为CY7C53120L8 ，用户应用程序被存储
在片上闪存。它可以使用被编程
电路板装配前器件编程，也可以是
通过propri-板组件后在电路编程
etary 11针编程接口或通过的LonTalk
从外部网络管理工具互联。
为CY7C53150L ，用户应用程序被存储
在片上闪存，并在片外存储器。该
用户程序可以初始被编程到芯片外
使用编程器存储设备。
闪存保留和耐力
存储在闪存中的数据和代码，保证是
保留至少十年的编程温度
范围-40_C到85_C的。
闪存通常可以写10万次
没有任何数据丢失
[5]
。擦除/写周期为20毫秒。该
系统固件扩展了Flash的有效续航
内存在两个方面。如果数据被写入到闪存的一个字节
存储器是一样的已经存在于该字节的数据，则
固件不执行物理写入。因此，例如，
后套在闪存其自己的地址的应用程序
每一个复位不会使用任何写周期，如果地址有
没有改变。此外，系统固件15或更高版本
注意事项：
4.电源时序是必需的。动力必须施加以使得，V
DD
（ 3.3V ）电源一定不能落后简历
DD
上电（ 3.3V / 5V）供电超过1V
直到V
DD
达到其正常工作电压。只要上述条件保持坡道可以是同时的。
5.有关数据保存后， 100K周期的详细信息，请参阅赛普拉斯资格的报告。
文件编号： 38-10002牧师* E
第14页4
CY7C53120L8
CY7C53150L
能够凝集写入8连续的地址位置
成CY7C53120L8设备的单一写操作。例如，如果
的代码8K字节是通过网络下载的固件
将执行只写1024 ，而不是8192 。
硬件串行通信引擎
该CY7C53120L8 / 3150L拥有硬件序列
通信引擎。硬件引擎能够
在SPI或UART的执行高速通信
模式。
串行外设接口（ SPI ）模式
SPI模式是4针的同步串行通信
可设置为主机或从机接口
[6]
.
SPI引脚
IO7
IO8
IO9
IO10
描述
从选择（ SS ）
硬件SPI串行时钟（ SPSCK ）
主机输入/从机输出（ MISO ）
主机输出/从机输入（ MOSI ）
制造商ID
制造商ID为0x02同时为CY7C53150L和
CY7C53120L8 。主要型号ID为0x02的
CY7C53150L并为0x10的CY7C53120L8 。未成年人
模型ID是0x08的两个芯片。
低电压抑制（ LVI ）操作
片上低电压抑制电路跳闸Neuron芯片
复位电路每当V
DD
输入低于设定值。
使LVI跳闸点的默认值是2.77V ，与变异
± 100mV的横跨工艺和温度。每一次权力
被重新应用到芯片， LVI触发点被设定为这个默认
值。通过对应用程序代码，所述跳闸点可以是
编程是2.77V和3.19V之间16分之一。
LVI电路的目的是为了防止腐败
时的电压降的非易失性存储器。行的值越小
点电压降低的LVI由于跳闸的可能性
对V噪音
DD
。因此，较低的设置推荐
电路与电源上的一个很大的噪音。在该电路中
没有过度的噪音，建议使LVI
触发点可以增加，这将导致更好的闪存保护
在案件实际功耗情况。
提供内部电路，以确保在断电
的情况下，写入到非易失性存储器中已经
开始得到完成。为了确保这一正常运作
电路中，V
DD
下垂的时间（在断电或电源
亏损）应至少为10ms的时间LVI电路跳闸和
电压达到2.77V 。
该LVI还设有用于过滤的可编程数字滤波器
OUT V
DD
噪声。这是减小所提供的可能的另一种方法
在LVI的相容性，而不是真正的噪音被触发
功率损失的事件。数字滤波器可被编程为一个值
在16和128个时钟周期。选择的值依赖
关于V的频率
DD
噪声，其中所述数字滤波器周期
应略高于上看到的最低频率的噪音
V
DD
。在LVI数字滤波器默认为128个时钟周期。
SPI通信是一个点 - 对 - 点或点对多点
接口，可配置为主机/从机，单
主/多从设备或多主站/单奴隶。该
主机启动slave和master之间的所有通信。
主驱动SPSCK信号，这是用于将时钟
同步主之间的所有数据通信
奴隶。
从选择（ SS ）是输入到两个Neuron芯片
主机和从机模式。在从模式下， SS为低电平有效
与从只有当SS为低通信。在主
仅当SS信号模式下，SPI引擎的功能
高举。可将SS硬连线的高或低，或者它可以是有线
到的信号从其他来源中产生。神经元
芯片可以使用IO0通过IO6多个选择之间
作为主当奴隶。
MOSI和MISO用于发送和接收数据的SPI 。
MOSI是在主模式下的数据输出是输入的奴隶
模式。 MISO是输入在主模式下，是一个输出
从模式。相对于该数据的相位和极性
时钟信号是可编程的，并且可以在四个可配置
可能的模式。
SPI接口可以在最大5Mbps的进行沟通
数据速率与20 -MHz的输入时钟频率。最大
数据速率扩展频率。的数据速率是编程
可燃的，并且可以通过选择所需的除数进行缩放
取值范围为2 256中的2的倍数。
拉伸复位
在上电时， CY7C53120L8 / 3150L提供内部
复位为25ms ，在20MHz的时钟频率拉伸。上电
弹力复位时间尺度与频率。上电后，
复位弹力为50ms独立操作的频率。
在上电的CY7C53120L8 / 3150L默认重置
拉伸功能。复位拉伸既可以留启用
或通过软件被禁用。复位拉伸消除
需要一个外部脉冲展宽LVI这是需要
采用CY7C53150时，与外部闪存。
串行通信接口（ UART ）模式
UART模式提供了一个全双工异步NRZ格式
用于与其他设备进行通信的串行接口
要么是UART或UART接口。 UART接口是
优化，以提供业界标准UART波特率从
在CY7C53120L8 / 3150L晶体时钟速率。
UART引脚
IO8
IO10
描述
接收数据（RXD ）
发送数据（ TXD ）
5V电压复位
RESET是一个输入/输出引脚。这是一个5V的输入引脚。它
可提供5V兼容水平时输出，如果外部
电阻连接引脚和5V电源之间。
注意：
6.请参阅文档勘误表CY7C53150L和CY7C53120L8 - 3.3V Neuron芯片（ 38-17019 ）了解详细信息。
文件编号： 38-10002牧师* E
第14页5
QQ：2881677436 复制
