【CY7C4281V / CY7C4291V CY7C4261V / CY7C4271V16K / 3】,IC型号CY7C4291V-10JXC,CY7C4291V-10JXC PDF资料,CY7C4291V-10JXC经销商,ic,电子元器件-51电子网

CY7C4281V / CY7C4291V CY7C4261V / CY7C4271V16K / 32K / 64K / 128K ×9低压同步深的FIFO

CY7C4261V/CY7C4271V

CY7C4281V/CY7C4291V

16K / 32K / 64K / 128K ×9低压同步深的FIFO

特点

低功耗，易操作3.3V

融入低压系统

高速，低功耗，先入先出（ FIFO ）

回忆

16K × 9 （ CY7C4261V ）

32K × 9 （ CY7C4271V ）

64K × 9 （ CY7C4281V ）

128K × 9 （ CY7C4291V ）

0.35微米CMOS工艺，以获得最佳速度/功耗

高速100 MHz工作频率（ 10 ns的读/写周期

次）

低功耗

— I

= 25毫安

— I

= 4毫安

完全异步和同步读写

手术

空，满，可编程几乎空

几乎满状态标志

输出使能（ OE ）引脚

独立的读写使能引脚

支持自由运行的50％占空比的时钟输入

宽度 - 扩展能力

为CY7C4261 / 71 /九十一分之八十一引脚兼容3.3V的解决方案

引脚兼容的密度升级到CY7C42X1V家庭

无铅封装

功能说明

该CY7C4261 / 81分之71 / 91V是高速，低功耗的FIFO

回忆时钟读写接口。所有九

位宽。该CY7C4261 / 81分之71 / 91V是引脚兼容的

CY7C42x1V同步FIFO的家庭。可编程

功能包括几乎全/近空标志。这些FIFO

对于各种各样的数据缓冲需求提供解决方案，

包括高速数据采集，多处理器接口

脸，通信缓冲。

这些FIFO中有9位的输入和输出端口是

由单独的时钟和使能信号来控制。输入端口

由自由振荡时钟（ WCLK ）和两个控制

写使能引脚（ WEN1 ， WEN2 / LD）。

当WEN1为LOW和WEN2 / LD为HIGH时，数据被写入

成在WCLK信号的上升沿的FIFO中。而

WEN1和WEN2 / LD保持活跃，数据是不断

写入在每个WCLK周期的FIFO中。的输出端口是

通过一个自由运行以类似的方式控制读出时钟

（ RCLK ）和两个读使能引脚（ REN1 ， REN2 ）。此外，

在CY7C4261 / 81分之71 / 91V有一个输出使能引脚（ OE ）。该

阅读（ RCLK ）和write （ WCLK ）时钟可绑在一起

单时钟操作或两个时钟会运行indepen-

dently异步读/写应用程序。时钟

频率高达100MHz的是可以实现的。深度扩张

可以使用一个使能输入用于系统控制，而

其他的使能由扩展逻辑控制，以引导流量

的数据。

LogicBlock图

0–8

输入

引脚配置

PLCC

顶视图

WCLK WEN1 WEN2 / LD

旗

节目

写

控制

旗

逻辑

读

指针

PAE

PAF

PAE

GND

REN1

RCLK

REN2

写

指针

RESET

逻辑

双端口

RAM阵列

16K/32K

64K/128K

4 3 2 1 32 31 30

14 15 16 17 18 19 20

CY7C4261V

CY7C4271V

CY7C4281V

CY7C4291V

WEN1

WCLK

WEN2/LD

三态

输出寄存器

0–8

读

控制

RCLK REN1 REN2

赛普拉斯半导体公司

文件编号： 38-06013牧师* B

3901北一街

圣荷西

CA 95134

408-943-2600

修订后的2005年8月2日

CY7C4261V/CY7C4271V

CY7C4281V/CY7C4291V

选购指南

7C4261/71/81/91V-10

最大频率

最大访问时间

最小周期时间

最小数据或使建立

最小数据或保持启用

最大国旗延迟

有源电力供应

电流（I

CC1

)

产业

CY7C4261V

密度

包

16K ×9

32引脚PLCC

CY7C4271V

32K ×9

32引脚PLCC

100

3.5

7C4261/71/81/91V-15

66.7

CY7C4281V

64K ×9

32引脚PLCC

CY7C4291V

128K ×9

32引脚PLCC

7C4261/71/81/91V-25

单位

兆赫

引脚德网络nitions

信号名称

WEN1

描述

数据输入

数据输出

写使能1

I / O

数据输入9位的总线。

数据输出的9位总线。

唯一的写使能时，设备被配置为具有可编程的标志。

数据是写在WCLK的低到高的转变时WEN1断言和FF

为HIGH 。如果FIFO被配置为具有两个写使能，数据被写在

低到高WCLK过渡时WEN1为低和WEN2 / LD和FF都高。

如果高在复位时，该引脚作为第二个写使能。

如果低电平复位时，该

引脚作为一个控制写入或读取的可编程标志偏移。 WEN1必须

LOW和WEN2必须为高电平将数据写入FIFO中。数据将不被写入到

在FIFO如果FF为低电平。如果FIFO被配置为具有可编程的标志

WEN2 / LD保持低电平写入或读取的可编程标志偏移。

使设备的读操作。

无论REN1和REN2必须置为

允许读操作。

上升沿时钟数据到FIFO时WEN1为LOW和WEN2 / LD是

高， FIFO未满。

当LD被断言， WCLK将数据写入到

可编程标志偏移寄存器。

当REN1和REN2是边缘时钟上升沿数据从FIFO中低

该FIFO不为空。

当WEN2 / LD为低， RCLK读取数据了编程的

梅布尔标志偏移寄存器。

当EF为低电平时， FIFO为空。

EF同步到RCLK 。

当FF为低电平时， FIFO满。

FF同步到WCLK 。

当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移

值编程到FIFO中。

PAE被同步到RCLK 。

当PAF为低电平时，FIFO几乎完全基于几乎完全偏移值

编程到FIFO中。

PAF被同步到WCLK 。

重置设备以空状态。

之前的初始读或写操作需要复位

上电后运行。

当OE为低电平时，FIFO的数据输出驱动到它们的母线

连接。

如果OE为高电平时， FIFO的输出为高阻态（高阻）状态。

描述

WEN2/LD

写使能2

双模式引脚

负载

REN1 ， REN2

WCLK

读使能

输入

写时钟

RCLK

读时钟

PAE

PAF

空标志

满标志

可编程

几乎是空的

可编程

几乎满

RESET

OUTPUT ENABLE

文件编号： 38-06013牧师* B

第16页2

CY7C4261V/CY7C4271V

CY7C4281V/CY7C4291V

功能说明

（续）

该CY7C4261 / 81分之71 / 91V提供了4个状态引脚：空，

全可编程几乎是空白，而可编程

几乎已满。在几乎空/几乎满标志编程

梅布尔到一个字的粒度。可编程标志

默认为空+ 7和全 - 7 。

该标志是同步的，也就是说，它们改变状态相

无论是读出时钟（ RCLK ）或写入时钟（ WCLK ）。当

进入或退出空和近空状态时，

标志由RCLK完全更新。该标志表示

几乎满和全州由WCLK专门更新。

同步标志建筑保证标志

保持其状态为至少一个周期

所有的配置都采用了先进的0.35μ制

CMOS技术。输入ESD保护大于

2001V ，并且闩锁，防止通过使用保护环。

在输出寄存器中的数据将提供给Q

0-8

输出

吨后

。如果设备级联时， OE功能仅

上被读使能FIFO的输出数据。

FIFO中包含溢出电路不允许附加

当写入FIFO满，和下溢电路不允许

另外，当读取FIFO为空。 FIFO为空

保持在其Q的最后一个有效读出的数据

0-8

输出

即使额外的读取发生。

写使能1 （ WEN1 ）。

如果FIFO配置为编程

梅布尔标志，写使能1 （ WEN1 ）是唯一的写使能

控制引脚。在这种配置中，当写使能1（ WEN1 ）

是LOW时，数据可以被加载到输入寄存器和RAM

阵列上的每个写时钟的低到高的转变

（ WCLK ）。被存储的数据RAM阵列的顺序和

独立于任何正在进行读操作。

写使能2 /加载（ WEN2 / LD ）。

这是一个双功能引脚。

FIFO被复位时配置有可编程的标志

或有两个写使能，其允许深度

扩展。如果写使能2 /加载（ WEN2 / LD ）设置为活动

至高电平（ RS = LOW ）时，此引脚用作第二

写使能引脚。

如果FIFO被配置为具有两个写使能，当写

启用（ WEN1 ）低和写使能2 /加载（ WEN2 / LD ）

是高电平时，数据可以被加载到输入寄存器和RAM

阵列上的每个写时钟的低到高的转变

（ WCLK ）。数据被存储在RAM阵列顺序地和

独立于任何正在进行读操作。

架构

该CY7C4261 / 81分之71 / 91V由16K阵列， 32K ，

64K，或每9位128K字（由实施

SRAM单元的双端口阵列），一个读指针，写指针，

控制信号（ RCLK ， WCLK ， REN1 ， REN2 ， WEN1 ， WEN2 ，

RS ），和标志（ EF ， PAE ， PAF ， FF ）。

复位FIFO

在上电时，在FIFO必须用复位来复位（RS）

周期。这使得FIFO进入空状态

由EF为低所指。所有数据输出（Q

0–8

）变低

RSF

经过RS的上升沿。为了在FIFO复位

其默认状态下，用户不能读取或写入，而RS是

低。所有的标志都保证有效吨

RSF

取RS后

低。

程序设计

当WEN2 / LD被复位过程中保持低电平时，该引脚为负载

（ LD）使能标志抵消编程。在此配置中，

WEN2 / LD可以被用于访问4 9位的偏移寄存器

对于写入或读出包含在CY7C4261 /八十一分之七十一/ 91V

数据对这些寄存器。

当该设备被配置为可编程标志和

无论WEN2 / LD和WEN1低，头低到高

WCLK的过渡写入数据从数据输入到

空偏移最小显著位（ LSB ）寄存器。第二，

第三和第四低到高的WCLK存储数据的转换

在空荡荡的偏移最高有效位（ MSB ）寄存器，全

LSB失调寄存器和全偏移寄存器的MSB ，分别

当WEN2 / LD和WEN1低。第五低到高

WCLK的过渡，同时WEN2 / LD和WEN1是LOW

数据写入到空的LSB的重新注册。

图1

节目

该寄存器的尺寸和缺省值的各种设备

类型。

FIFO操作

当WEN1信号为低有效， WEN2为高有效，

和FF是高电平，数据存在的D

0–8

引脚被写入

成在WCLK信号的每个上升沿的FIFO中。

类似地，当REN1和REN2信号是低电平有效

EF是高电平，在FIFO存储器中的数据将

呈现在Q

0-8

输出。新的数据将出现在

RCLK的每个上升沿而REN1和REN2是活动的。

REN1和REN2必须建立吨

ENS

RCLK之前，它是一个

有效的读取功能。 WEN1和WEN2必须出现吨

ENS

前

WCLK它是一个有效的写功能。

输出使能（ OE ）引脚提供给三态的Q

0–8

输出时， OE为有效。当OE启用（ LOW ）

文件编号： 38-06013牧师* B

第16页3

CY7C4261V/CY7C4271V

CY7C4281V/CY7C4291V

16K ×9

空偏移（ LSB）注册。

默认值= 007H

32K ×9

空偏移（ LSB）注册。

默认值= 007H

内容发送到数据输出端。写入和读出不应该

在偏移寄存器同时进行。

可编程标志（ PAE ， PAF ）操作

无论是标志偏移寄存器的编程方式

在描述

表1

或使用默认值，则

可编程几乎空标志（ PAE ）和可编程

几乎满标志（ PAF）的状态是由它们的对决定

应的偏移量寄存器和读出之间的差

和写指针。

表1.书面偏移寄存器

[1]

文

WCLK

选择

空偏移（ LSB ）

空偏移（ MSB ）

全偏移（ LSB ）

全偏移（ MSB ）

无操作

写入FIFO

无操作

（MSB）

默认值= 000H

（MSB）

默认值= 000H

8 7

全偏移（ LSB ）注册

默认值= 007H

全偏移（ LSB ）注册

默认值= 007H

（MSB）

默认值= 000H

（MSB）

默认值= 000H

64K ×9

空偏移（ LSB）注册。

默认值= 007H

128K ×9

空偏移（ LSB）注册。

默认值= 007H

8 7

（MSB）

默认值= 000H

（MSB）

默认值= 000H

8 7

全偏移（ LSB ）注册

默认值= 007H

全偏移（ LSB ）注册

默认值= 007H

8 7

（MSB）

默认值= 000H

（MSB）

默认值= 000H

由空偏移至少显著位所形成的数

注册和空失调最显著位寄存器

被称为

并且确定PAE的操作。 PAF是

同步到RCLK由一个低到高的转变

触发器是低电平时， FIFO包含n个或更少的未读

话。 PAE设置高乘的低到高的转变

RCLK当FIFO中包含第（n + 1 ）或更大的未读单词。

通过充分抵消至少显著位所形成的数

注册和充分抵消最显著位寄存器被称为

并确定血小板活化因子的操作。 PAE是同步的

以WCLK由一个触发器的低到高的转变，是

置为低电平时的未读的字在FIFO的数目为

大于或等于CY7C4261V （ 16k的 - 米）， CY7C4271V

（ 32k的 - 米）， CY7C4281V （ 64k的 - 米）和CY7C4291V

（ 128K - 米）。 PAF设为HIGH由低到高的转变

WCLK的时候可用的存储器位置的数量是

大于m 。

图1.偏移寄存器地址和默认值

这是没有必要写入到所有的偏移量寄存器在同一时间。

的偏移寄存器的子集，可写的;然后，通过将

在WEN2 / LD输入高电平时， FIFO返回到正常的读

和写操作。下一次WEN2 / LD被拉低，

在接下来的写操作将数据存储偏移值寄存器中

序列。

的偏移寄存器中的内容可以被读取到数据

输出时， WEN2 / LD为低电平，既REN1和REN2

低。的RCLK读寄存器低到高的转变

注意：

1.同样的选择顺序适用于从寄存器读取。 REN1和REN2启用和读是在RCLK的低到高的跳变进行。

文件编号： 38-06013牧师* B

第16页4

CY7C4261V/CY7C4271V

CY7C4281V/CY7C4291V

表2.状态标志

词FIFO数

CY7C4261V

1n的

[2]

1n的

[2]

CY7C4271V

1n的

[2]

CY7C4281V

1n的

[2]

CY7C4291V

FF PAF PAE EF

第（n + 1） - （ 1638

第（m + 1））的第（n + 1）至（ 32768

第（m + 1））的第（n + 1）至（ 65536

第（m + 1））的第（n + 1）至（ 131072

(m + 1))

(16384

[3]

16383

16384

(32768

[3]

32767

32768

(65536

[3]

65535

65536

131072

(131072

[3]

以131071

宽度扩展配置

字宽可简单地通过连接，对应增加

相应的输入控制多个设备的信号。一

复合标志应用于每个端点的创建

状态标志（ EF和FF ）。部分状态标志（ PAE和

PAF）可从任何一台设备来检测。

图2

demon-

通过使用两个CY7C42X1Vs了一个18比特的字宽。任何

字宽度可以通过添加额外的CY7C42x1Vs来实现。

当CY7C42x1V是在宽度 - 扩展配置，

在读使能（ REN2 ）控制输入可以接地（见

图2）。

在这种配置中，写使能2 /负载

（ WEN2 / LD ）引脚设置为低电平复位，使该引脚工作

作为对照，以加载和读取可编程标志偏移。

标志操作

该CY7C4261 / 81分之71 / 91V器件提供五旗引脚

表示的FIFO内容的条件。空，满， PAE ，

和PAF是同步的。

满标志

的满标志（ FF）将变为低电平时，器件已满。写

操作被禁止，只要FF是低不管

WEN1和WEN2 / LD的状态。 FF同步到WCLK ，

也就是说，它是专门更新由WCLK的每个上升沿。

空标志

空标志（ EF）将变为低电平时，该设备是空的。

读操作被禁止，只要EF为低，

不管REN1和REN2的状态。 EF是同步的

到RCLK ，也就是说，它是专门更新过的每个上升沿

RCLK 。

复位（RS）

数据输入（D ）

复位（RS）

读时钟（ RCLK ）

读使能1 （ REN1 ）

输出使能（ OE ）

可编程（ PAE）的

空标志（ EF）＃ 1

空标志（ EF ）＃ 2

WRITECLOCK （ WCLK ）

写使能1 （ WEN1 ）

写使能2 / LOAD

(WEN2/LD)

可编程（ PAF ）

满标志（ FF）＃ 1

满标志（ FF ）＃ 2

CY7C4261V

CY7C4271V

CY7C4281V

CY7C4291V

CY7C4261V

CY7C4271V

CY7C4281V

CY7C4291V

数据输出（ Q）

读使能2 （ REN2 ）

16K / 32K / 64K / 128K ×9低压深同步FIFO存储器的图2.框图

用在宽度 - 扩展配置

注意事项：

2， N =空偏移（N = 7的默认值）。

3， M =完全补偿（M = 7的默认值）。

文件编号： 38-06013牧师* B

第16页5

CY7C4261V/CY7C4271V

CY7C4281V/CY7C4291V

16 K / 32 K / 64 K / 128 K × 9

低电压同步深的FIFO

特点

■

3.3V工作电压为低功耗和容易

融入低压系统

高速，低功耗，先入先出（FIFO ）存储器

16 Kb × 9 （ CY7C4261V ）

是32K × 9 （ CY7C4271V ）

一个64 K × 9 （ CY7C4281V ）

128千× 9 （ CY7C4291V ）

0.35微米CMOS工艺，以获得最佳速度和力量

高速的100 - MHz工作频率（ 10 ns的读/写周期

次）

低功耗

= 25毫安

= 4毫安

完全异步和同步读写

手术

空，满和可编程几乎空和近

满状态标志

输出使能（ OE ）引脚

独立的读，写使能引脚

支持自由运行的50％占空比的时钟输入

宽度扩展能力

引脚兼容3.3 V解决方案CY7C4261 / 71 / 91分之81

引脚兼容的密度升级到CY7C42X1V家庭

无铅适用的货物

对于各种各样的数据缓冲需求提供解决方案，

包括高速数据采集，多处理器

接口和通信缓冲。

这些FIFO中有9位的输入和输出端口是

由单独的时钟和使能信号来控制。输入端口

由自由振荡时钟（ WCLK ）和两个控制

写使能引脚（ WEN1 ， WEN2 / LD）。

当WEN1为LOW和WEN2 / LD为HIGH时，数据被写入

成在WCLK信号的上升沿的FIFO中。而

WEN1和WEN2 / LD保持活跃，数据是不断

写入在每个WCLK周期的FIFO中。的输出端口是

通过一个自由运行以类似的方式控制读出时钟

（ RCLK ）和两个读使能引脚（ REN1 ， REN2 ）。此外，

在CY7C4261 / 81分之71 / 91V具有输出使能引脚（ OE ）。该

阅读（ RCLK ）和write （ WCLK ）时钟可绑在一起

单时钟操作或两个时钟可运行

独立地为异步读/写应用程序。时钟

频率高达100MHz的是可以实现的。深度扩张

可以使用一个使能输入用于系统控制，而

其他的使能由扩展逻辑控制，以引导流量

的数据。

该CY7C4261 / 81分之71 / 91V提供了4个状态引脚：空，

全可编程几乎是空白，和可编程几乎

满。在几乎空/几乎满标志是可编程的，

一个字的粒度。可编程标志默认

空+7和满-7 。

该标志是同步的，也就是说，它们改变状态相对

向任一读时钟（ RCLK ）或写入时钟（ WCLK ）。

当进入或退出空和近空状态，

该标志是由RCLK完全更新。标志

表示几乎满和全州专门更新

由WCLK 。同步标志建筑保证

标志保持其状态为至少一个周期。

所有的配置都采用了先进的0.35制造

CMOS技术。输入ESD保护大于2001年

V和闩锁，防止通过使用保护环。

7C4261/71/81/91V-15

66.7

CY7C4281V

一个64 K ×9

32引脚PLCC

7C4261/71/81/91V-25

–

CY7C4291V

128的K× 9

32引脚PLCC

单位

兆赫

功能说明

该CY7C4261 / 81分之71 / 91V是高速，低功耗的FIFO

回忆时钟读写接口。所有九

位宽。该CY7C4261 / 81分之71 / 91V是引脚兼容的

CY7C42x1V同步FIFO的家庭。可编程

功能包括几乎全/近空标志。这些FIFO

选购指南

7C4261/71/81/91V-10

最大频率

最大访问时间

最小周期时间

最小的数据或启用设置

最小数据或保持启用

最大国旗延迟

有源电力供应

电流（I

CC1

)

产业

CY7C4261V

密度

包

16的K× 9

32引脚PLCC

100

3.5

–

CY7C4271V

32的K× 9

32引脚PLCC

赛普拉斯半导体公司

文件编号： 38-06013牧师* F

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的二○一一年三月三十〇日

[+ ]反馈

CY7C4261V/CY7C4271V

CY7C4281V/CY7C4291V

逻辑框图

0–8

输入

WCLK WEN1 WEN2 / LD

旗

节目

写

控制

旗

逻辑

读

指针

PAE

PAF

写

指针

RESET

逻辑

双端口

RAM阵列

16 K/32 K

64 K/128 K

三态

输出寄存器

0–8

读

控制

RCLK REN1 REN2

文件编号： 38-06013牧师* F

第22页2

[+ ]反馈

CY7C4261V/CY7C4271V

CY7C4281V/CY7C4291V

引脚配置................................................ ............. 4

引脚定义................................................ .................. 4

建筑................................................. ..................... 5

复位FIFO ............................................... ............. 5

FIFO操作................................................ ................. 5

编程................................................. ................... 5

宽度扩展配置...................................... 7

标志的操作................................................ .................. 7

最大额定值................................................ ............. 8

开关特性

.............................................. 10

开关波形................................................ .... 11

写周期时序............................................... ..... 11

读周期时序............................................... ..... 11

复位时序................................................ .............. 12

第一个数据字延迟复位与读写13后

全旗时间............................................... .......... 15

可编程几乎空标志时序................ 15

可编程几乎满标志时序.................... 16

写可编程寄存器................................. 16

阅读可编程寄存器................................. 17

订购代码定义........................................... 18

订购信息................................................ ...... 18

与缩略语................................................. ....................... 20

文档约定................................................ 20

计量单位............................................... ........ 20

文档历史记录页............................................... .. 21

销售，解决方案和法律信息...................... 22

全球销售和设计支持....................... 22

产品................................................. ................... 22

的PSoC解决方案................................................ ......... 22

文件编号： 38-06013牧师* F

第22页3

[+ ]反馈

CY7C4261V/CY7C4271V

CY7C4281V/CY7C4291V

引脚配置

PLCC

顶视图

PAF

PAE

GND

REN1

RCLK

REN2

4 3 2 1 32 31 30

14 15 16 17 18 19 20

CY7C4261V

CY7C4271V

CY7C4281V

CY7C4291V

WEN1

WCLK

WEN2/LD

引脚德网络nitions

PIN号

信号名称

描述

数据输入

数据输出

写使能1

I / O

数据输入9位的总线。

数据输出的9位总线。

唯一的写使能时，设备被配置为具有可编程的标志。

数据是写在WCLK的低到高的转变时WEN1是断言

和FF高。如果FIFO被配置为具有两个写使能，数据是

写在WCLK的低到高的转变时WEN1为低，并

WEN2 / LD和FF都高。

如果高在复位时，该引脚作为第二个写使能。如果低电平复位，

这个引脚作为控制写入或读取的可编程标志偏移。

WEN1必须为低和WEN2必须为高电平以将数据写入到FIFO。数据

将不被写入到FIFO中，如果FF为低电平。如果FIFO被配置成

具有可编程的标志， WEN2 / LD保持低电平写入或读取的

可编程标志偏移。

使设备的读操作。无论REN1和REN2必须置

允许读操作。

上升沿时钟数据到FIFO时WEN1为LOW和WEN2 / LD

为HIGH并且FIFO未满。当LD是断言， WCLK将数据写入

可编程标志偏移寄存器。

上升沿时钟数据从FIFO中取出时REN1和REN2是LOW

和FIFO不为空。当WEN2 / LD为低， RCLK数据读取出来

可编程标志偏移寄存器。

当EF为低电平时， FIFO为空。 EF同步到RCLK 。

当FF为低电平时， FIFO满。 FF同步到WCLK 。

当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移

值编程到FIFO中。 PAE被同步到RCLK 。

当PAF为低电平时，FIFO几乎完全基于几乎完全偏移值

编程到FIFO中。 PAF被同步到WCLK 。

重置设备以空状态。之前的初始读取需要进行重置或

写上电后运行。

当OE为低电平时，FIFO的数据输出驱动到它们的母线

连接。如果OE为高电平时， FIFO的输出为高阻态（高阻态）

状态。

描述

1–6, 30–32 D

1–6, 30–32 Q

WEN1

WEN2/LD

写使能2

双模式引脚

负载

10, 12

REN1 ， REN2

WCLK

读使能

输入

写时钟

RCLK

读时钟

PAE

PAF

空标志

满标志

可编程

几乎是空的

可编程

几乎满

RESET

OUTPUT ENABLE

文件编号： 38-06013牧师* F

第22页4

[+ ]反馈

CY7C4261V/CY7C4271V

CY7C4281V/CY7C4291V

架构

该CY7C4261 / 81分之71 / 91V由16K的阵列， 32的K ，

64 K或128 K字的每个9位（由实施

SRAM单元的双端口阵列），一个读指针，写指针，

控制信号（ RCLK ， WCLK ， REN1 ， REN2 ， WEN1 ， WEN2 ，

RS ），和标志（ EF ， PAE ， PAF ， FF ）。

程序设计

当WEN2 / LD被复位过程中保持低电平时，该引脚为负载

（ LD）使能标志抵消编程。在此配置中，

WEN2 / LD可以被用于访问4 9位的偏移寄存器

用于写入或读出的数据中包含的CY7C4261 /八十一分之七十一/ 91V

这些寄存器。

当该设备被配置为可编程标志和两个

WEN2 / LD和WEN1低，头低到高的转变

的WCLK写入数据从数据输入到空偏移至少

显著位（LSB）进行注册。在第二，第三和第四

的WCLK将数据存储在空低到高的转换偏移

最显著位（ MSB ）寄存器，充分抵消LSB寄存器，

全偏移寄存器的MSB时分别WEN2 / LD和WEN1

低。的WCLK而第五低到高的跳变

WEN2 / LD和WEN1是低写入数据到空LSB

再次注册。

图1

显示寄存器的大小和默认

值的不同类型的设备。

图1.偏移寄存器地址和默认值

16的K× 9

空偏移（ LSB）注册。

默认值= 007H

复位FIFO

在上电时，在FIFO必须复位与复位（ RS）的周期。

这使得FIFO进入了标志着空状态

EF为低。所有数据输出（Q

0–8

）去LOW吨

RSF

后

上涨的RS边缘。为了在FIFO复位到其默认

状态下，用户不能读取或写入，而RS为低。全旗

保证是合法吨

RSF

RS之后被拉低。

FIFO操作

当WEN1信号为低有效， WEN2为高有效，

和FF是高电平，数据存在的D

0 –8

引脚被写入

成在WCLK信号的每个上升沿的FIFO中。同样，

当REN1和REN2信号是低电平有效和EF是

高电平，在FIFO存储器中的数据将在被呈现

0-8

输出。新的数据将在每个上升沿介绍

RCLK而REN1和REN2活跃。 REN1和REN2必须

成立吨

ENS

RCLK之前，它是一个有效的读取功能。 WEN1

和WEN2必须出现吨

ENS

WCLK之前，它是一个有效的写

功能。

输出使能（ OE ）引脚提供给三态的Q

0–8

输出时， OE为有效。当OE启用（低），数据

在输出寄存器将提供给Q

0-8

输出后，

。如果设备级联时， OE功能将只能输出

在FIFO中的数据被读使能。

FIFO中包含溢出电路不允许额外写入

当FIFO满时，和下溢的电路来禁止

另外，当读取FIFO为空。 FIFO为空

保持在其Q的最后一个有效读出的数据

0-8

即使输出

经过额外的读取发生。

写使能1 （ WEN1 ）。

如果FIFO被配置为

可编程标志，写使能1 （ WEN1 ）是唯一写

使能控制引脚。在这种配置中，当写使能1

（ WEN1 ）为低时，数据可以被加载到输入寄存器和

在每个写时钟的低到高的跳变RAM阵列

（ WCLK ）。被存储的数据RAM阵列的顺序和

独立于任何正在进行读操作。

写使能2 /加载（ WEN2 / LD ）。

这是一个双功能引脚。

FIFO被复位时配置有可编程的标志或

有两个写使能，从而允许深度扩展。如果

在复位写使能2 /加载（ WEN2 / LD ）为高电平（ RS

= LOW ）时，此引脚用作第二个写使能引脚。

如果FIFO被配置为具有两个写使能，当写

启用（ WEN1 ）低和写使能2 /加载（ WEN2 / LD ）是

高电平时，数据可以被加载到输入寄存器和RAM阵列

在每个写时钟（ WCLK ）的低到高的跳变。

数据被存储在RAM阵列中顺序地和独立地

任何正在进行读操作。

32的K× 9

空偏移（ LSB）注册。

默认值= 007H

（MSB）

默认值= 000H

（MSB）

默认值= 000H

8 7

全偏移（ LSB ）注册

默认值= 007H

全偏移（ LSB ）注册

默认值= 007H

（MSB）

默认值= 000H

（MSB）

默认值= 000H

64K ×9

空偏移（ LSB）注册。

默认值= 007H

128K ×9

空偏移（ LSB）注册。

默认值= 007H

8 7

（MSB）

默认值= 000H

（MSB）

默认值= 000H

8 7

全偏移（ LSB ）注册

默认值= 007H

全偏移（ LSB ）注册

默认值= 007H

8 7

（MSB）

默认值= 000H

（MSB）

默认值= 000H

文件编号： 38-06013牧师* F

第22页5

[+ ]反馈