CY7C4281 CY7C429164K / 128K ×9深度的FIFO同步
CY7C4281
CY7C4291
64K / 128K ×9深度的FIFO同步
特点
高速，低功耗，先入先出（ FIFO ）
回忆
64K × 9 （ CY7C4281 ）
128K × 9 （ CY7C4291 ）
0.5微米CMOS工艺，以获得最佳速度/功耗
高速100 MHz工作频率（ 10 ns的读/写周期
次）
低功耗
— I
CC
= 40毫安
—
I
SB
= 2毫安
完全异步和同步读写
手术
空，满，可编程几乎空
几乎满状态标志
TTL兼容
输出使能（ OE ）引脚
独立的读写使能引脚
中心电源和接地引脚，可降低噪音
支持自由运行的50％占空比的时钟输入
宽度扩展能力
引脚兼容的密度提升到CY7C42X1
家庭
引脚兼容的密度提升到
IDT72201/11/21/31/41/51
无铅封装
功能说明
该CY7C4281 / 91是高速，低功耗的FIFO
回忆时钟读写接口。所有九
位宽。该CY7C4281 / 91引脚兼容的
CY7C42X1同步FIFO的家庭。可编程
功能包括几乎全/近空标志。这些FIFO
对于各种各样的数据缓冲需求提供解决方案，
包括高速数据采集，多处理器接口
脸，通信缓冲。
这些FIFO中有9位的输入和输出端口是
由单独的时钟和使能信号来控制。输入端口
由自由振荡时钟（ WCLK ）和两个控制
写使能引脚（ WEN1 ， WEN2 / LD） 。
当WEN1为LOW和WEN2 / LD为HIGH时，数据被写入
成在WCLK信号的上升沿的FIFO中。而
WEN1 ， WEN2 / LD保持活跃，数据不断写入
在每个WCLK周期的FIFO中。输出端口被控制
通过一个自由运行的读时钟（ RCLK ）和2类似的方式
读使能引脚（ REN1 ， REN2 ） 。此外，该
CY7C4281 / 91有一个输出使能引脚（OE） 。读
（ RCLK ）和write （ WCLK ）时钟可绑在一起
单时钟操作或两个时钟会运行indepen-
dently异步读/写应用程序。时钟
频率高达100MHz的是可以实现的。深度扩张
可以使用一个使能输入用于系统控制，而
其他的使能由扩展逻辑控制，以引导流量
的数据。
逻辑框图
D
0–8
引脚配置
PLCC
顶视图
D
2
D
3
D
4
D
5
D
6
D
7
D
8
输入
注册
WCLK WEN1 WEN2 / LD
旗
节目
注册
写
控制
EF
双端口
RAMARRAY
64K ×9
128K ×9
旗
逻辑
PAE
PAF
FF
读
指针
D
1
D
0
PAF
PAE
GND
REN1
RCLK
REN2
OE
5
6
7
8
9
10
11
12
13
4 3 2 1 32 31 30
29
28
25
24
23
22
21
14 15 16 17 18 19 20
EF
FF
Q
0
Q
1
Q
2
Q
3
Q
4
CY7C4281
CY7C4291
27
26
RS
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
写
指针
RS
RESET
逻辑
三态
输出寄存器
OE
Q
0–8
读
控制
RCLK REN1 REN2
赛普拉斯半导体公司
文件编号： 38-06007牧师* C
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年8月2日
CY7C4281
CY7C4291
引脚德网络nitions
信号名称
D
0–8
Q
08
WEN1
描述
数据输入
数据输出
写使能1
I / O
I
O
I
数据输入9位的总线。
数据输出的9位总线。
唯一的写使能时，设备被配置为具有可编程的标志。
数据是写在WCLK的低到高的转变时WEN1断言和FF
为HIGH 。如果FIFO被配置为具有两个写使能，数据被写在
低到高WCLK过渡时WEN1为低和WEN2 / LD和FF都高。
如果高在复位时，该引脚作为第二个写使能。
如果低电平复位时，该
引脚作为一个控制写入或读取的可编程标志偏移。 WEN1必须
LOW和WEN2必须为高电平将数据写入FIFO中。数据将不被写入到
在FIFO如果FF为低电平。如果FIFO被配置为具有可编程的标志
WEN2 / LD保持低电平写入或读取的可编程标志偏移。
使设备的读操作。
无论REN1和REN2必须置为
允许读操作。
上升沿时钟数据到FIFO时WEN1为LOW和WEN2 / LD是
高， FIFO未满。
当LD被断言， WCLK将数据写入到
可编程标志偏移寄存器。
当REN1和REN2是边缘时钟上升沿数据从FIFO中低
该FIFO不为空。
当WEN2 / LD为低， RCLK读取数据了编程的
梅布尔标志偏移寄存器。
当EF为低电平时， FIFO为空。 EF同步到RCLK 。
当FF为低电平时， FIFO满。 FF同步到WCLK 。
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移
值编程到FIFO中。
PAE被同步到RCLK 。
当PAF为低电平时，FIFO几乎完全基于几乎完全偏移值
编程到FIFO中。
PAF被同步到WCLK 。
重置设备以空状态。
之前的初始读或写操作需要复位
上电后运行。
当OE为低电平时，FIFO的数据输出驱动到它们的母线
连接。
如果OE为高电平时， FIFO的输出为高阻态（高阻）状态。
CY7C4291
128K ×9
32引脚PLCC
描述
WEN2/LD
双模式引脚
写使能2
负载
I
REN1 ， REN2
WCLK
读使能
输入
写时钟
I
I
RCLK
读时钟
I
EF
FF
PAE
PAF
RS
OE
空标志
满标志
可编程
几乎是空的
可编程
几乎满
RESET
OUTPUT ENABLE
CY7C4281
O
O
O
O
I
I
密度
包
64K ×9
32引脚PLCC
选购指南
7C4281/91-10
最大频率
最大访问时间
最小周期时间
最小数据或使建立
最小数据或保持启用
最大国旗延迟
有源电源电流（I
CC1
)
广告
产业
100
8
10
3
0.5
8
40
45
7C4281/91-15
66.7
10
15
4
1
10
40
7C4281/91-25
40
15
25
6
1
15
40
单位
兆赫
ns
ns
ns
ns
ns
mA
文件编号： 38-06007牧师* C
第16页2
CY7C4281
CY7C4291
功能说明
（续）
该CY7C4281 / 91提供了4个状态引脚：空，满，
可编程几乎是空白，和可编程几乎
满。在几乎空/几乎满标志是可编程的，
单字粒度。可编程标志默认
空+ 7和全-7。
该标志是同步的，也就是说，它们改变状态相
无论是读出时钟（ RCLK ）或写入时钟（ WCLK ） 。当
进入或退出空和近空状态时，
标志由RCLK完全更新。该标志表示
几乎完全和完整状态由WCLK专门更新。
同步标志建筑保证标志
保持其状态为至少一个周期。
所有的配置都采用了先进的0.5μ制造
CMOS技术。输入ESD保护大于
2001V ，并且闩锁，防止通过使用保护环。
写使能1 （ WEN1 ）
- 如果FIFO被配置为
可编程标志，写使能1 （ WEN1 ）是唯一写
使能控制引脚。在这种配置中，当写使能1
（ WEN1 ）为低时，数据可以被加载到输入寄存器和
在每个写时钟的低到高的跳变RAM阵列
（ WCLK ） 。被存储的数据RAM阵列的顺序和
独立于任何正在进行读操作。
写使能2 /加载（ WEN2 / LD ）
- 这是一个双重目的的
引脚。 FIFO被复位时配置有可编程的
标志或有两个写使能，其允许深度
扩展。如果写使能2 /加载（ WEN2 / LD ）设置为活动
至高电平（ RS = LOW ）时，此引脚用作第二
写使能引脚。
如果FIFO被配置为具有两个写使能，当写
启用（ WEN1 ）低和写使能2 /加载（ WEN2 / LD ）
是高电平时，数据可以被加载到输入寄存器和RAM
阵列上的每个写时钟的低到高的转变
（ WCLK ） 。数据被存储在RAM阵列顺序地和
独立于任何正在进行读操作。
架构
该CY7C4281 / 91由64K到128K字的数组
的每个9位（由SRAM的双端口阵列实现
细胞），一个读指针，写指针，控制信号（ RCLK ，
WCLK ， REN1 ， REN2 ， WEN1 ， WEN2 ， RS ） ，和标志（ EF ，
PAE ， PAF ， FF ） 。
程序设计
当WEN2 / LD被复位过程中保持低电平时，该引脚为负载
（ LD）使能标志抵消编程。在此配置中，
WEN2 / LD可以被用于访问4 9位偏移
包含在CY7C4281 / 4291为写寄存器或
读取数据到这些寄存器。
当该设备被配置为可编程标志和
无论WEN2 / LD和WEN1低，头低到高
WCLK的过渡写入数据从数据输入到
空偏移最小显著位（ LSB ）寄存器。第二，
第三和第四低到高的WCLK存储数据的转换
在空荡荡的偏移最高有效位（ MSB ）寄存器，全
LSB失调寄存器和全偏移寄存器的MSB ，分别
当WEN2 / LD和WEN1低。第五低到高
WCLK的过渡，同时WEN2 / LD和WEN1是LOW
数据写入到空的LSB的重新注册。
图1
节目
该寄存器的尺寸和缺省值的各种设备
类型。
64K × 9
8
7
空偏移（ LSB）注册。
默认值= 007H
复位FIFO
在上电时，在FIFO必须用复位来复位（RS）
周期。这使得FIFO进入空状态
由EF为低所指。所有数据输出（Q
0–8
）变低
t
RSF
经过RS的上升沿。为了在FIFO复位
其默认状态下，用户不能读取或写入，而RS是
低。所有的标志都保证有效吨
RSF
取RS后
低。
FIFO操作
当WEN1信号为低有效， WEN2为高有效，
和FF是高电平，数据存在的D
0–8
引脚被写入
成在WCLK信号的每个上升沿的FIFO中。
类似地，当REN1和REN2信号是低电平有效
EF是高电平，在FIFO存储器中的数据将
呈现在Q
0–8
输出。新的数据将出现在
RCLK的每个上升沿而REN1和REN2是活动的。
REN1和REN2必须建立吨
ENS
RCLK之前为它是
一个有效的读取功能。 WEN1和WEN2必须出现吨
ENS
WCLK之前，它是一个有效的写功能。
输出使能（ OE ）引脚提供给三态的Q
0–8
输出时， OE为有效。当OE启用（ LOW ）
在输出寄存器中的数据将提供给Q
0–8
输出
吨后
OE
。如果设备级联时， OE功能仅
上被读使能FIFO的输出数据。
FIFO中包含溢出电路不允许附加
当写入FIFO满，和下溢电路不允许
另外，当读取FIFO为空。 FIFO为空
保持在其Q的最后一个有效读出的数据
0–8
输出
即使额外的读取发生。
128K× 9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
0
8 7
（MSB）
默认值= 000H
0
8
（MSB）
默认值= 000H
0
8 7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8 7
（MSB）
默认值= 000H
0
8
（MSB）
默认值= 000H
0
图1.偏移寄存器地址和默认值
文件编号： 38-06007牧师* C
第16页3
CY7C4281
CY7C4291
这是没有必要写入到所有的偏移量寄存器在同一时间。
的偏移寄存器的子集，可写的;然后，通过将
在WEN2 / LD输入高电平时， FIFO返回到正常的读
和写操作。下一次WEN2 / LD被拉低，
在接下来的写操作将数据存储偏移值寄存器中
序列。
的偏移寄存器中的内容可以被读取到数据
输出时， WEN2 / LD为低电平，既REN1和REN2
低。的RCLK读寄存器低到高的转变
内容发送到数据输出端。写入和读出不应该
在偏移寄存器同时进行。
可编程标志（ PAE ， PAF ）操作
无论是标志偏移寄存器的编程方式
在描述
表1
或使用默认值，则
可编程几乎空标志（ PAE ）和可编程
几乎满标志（ PAF）的状态是由它们的对决定
应的偏移量寄存器和读出之间的差
和写指针。
表1.书面偏移寄存器
LD
0
文
0
WCLK
[1]
选择
空偏移（ LSB ）
空偏移（ MSB ）
全偏移（ LSB ）
全偏移（ MSB ）
无操作
写入FIFO
无操作
并置为低电平时的未读的字在FIFO的数量
大于或等于CY7C4281 （64K -m）的和CY7C4291
（ 128K -米） 。 PAF设置高乘的低到高的转变
WCLK时可用的存储器位置的数量是
大于m 。
表2.状态标志
词FIFO数
CY7C4281
0
1n的
[2]
(65536
m)
[3]
65535
65536
0
1n的
[2]
131072
m)
[3]
以131071
131072
CY7C4291
FF PAF PAE EF
H
H
H
L
H
H
H
L
L
L
L
H
H
H
L
H
H
H
H
第（n + 1）至（ 65536
(m+1))
第（n + 1）（ 131072-第（m + 1））的
H
宽度扩展配置
字宽可简单地通过连接，对应增加
相应的输入控制多个设备的信号。一
复合标志应用于每个端点的创建
状态标志（ EF和FF ） 。部分状态标志（ PAE和
PAF）可从任何一台设备来检测。
图2
demon-
通过使用两个CY7C42X1s了一个18比特的字宽。任何
字宽度可以通过添加额外的CY7C42X1s来实现。
当CY7C42X1是在宽度扩展配置，
在读使能（ REN2 ）控制输入可以接地（见
图2）。
在这种配置中，写使能2 /负载
（ WEN2 / LD ）引脚设置为低电平复位，使该引脚工作
作为对照，以加载和读取可编程标志偏移。
0
1
1
1
0
1
标志操作
该CY7C4281 / 91器件提供五旗引脚来指示
的FIFO内容的条件。空，满， PAE和PAF
是同步的。
满标志
的满标志（ FF）将变为低电平时，器件已满。写
操作被禁止，只要FF是低不管
WEN1和WEN2 / LD的状态。 FF同步到WCLK ，
也就是说，它是专门更新由WCLK的每个上升沿。
空标志
空标志（ EF）将变为低电平时，该设备是空的。
读操作被禁止，只要EF为低，
不管REN1和REN2的状态。 EF是同步的
到RCLK ，也就是说，它是专门更新过的每个上升沿
RCLK 。
由空偏移至少显著位所形成的数
注册和空失调最显著位寄存器
称为n和确定的PAE的操作。 PAF是
同步到RCLK由一个低到高的转变
触发器是低电平时， FIFO包含n个或更少的未读
话。 PAE设置高乘的低到高的转变
RCLK当FIFO中包含第（n + 1 ）或更大的未读单词。
通过充分抵消至少显著位所形成的数
注册和充分抵消最显著位寄存器被称为
如米，并确定血小板活化因子的操作。 PAE是同步的
的发布到WCLK的低到高的转变由一个触发器
注意：
1.同样的选择顺序适用于从寄存器读取。 REN1和REN2启用和读是在RCLK的低到高的跳变进行。
2， N =空偏移（N = 7的默认值） 。
3， M =完全补偿（M = 7的默认值） 。
文件编号： 38-06007牧师* C
第16页4
CY7C4281
CY7C4291
复位（RS）
数据输入（D ）
18
9
9
复位（RS）
读时钟（ RCLK ）
读使能1 （ REN1 ）
输出使能（ OE ）
可编程（ PAE）的
空标志（ EF） ＃ 1
空标志（ EF ） ＃ 2
WRITECLOCK （ WCLK ）
写使能1 （ WEN1 ）
写使能2 / LOAD
(WEN2/LD)
可编程（ PAF ）
满标志（ FF） ＃ 1
满标志（ FF ） ＃ 2
CY7C4281/91
CY7C4281/91
FF
EF
9
FF
EF
9
数据输出（ Q）
18
读使能2 （ REN2 ）
读使能2 （ REN2 ）
图的64K ×9 / 128K ×9深同步FIFO内存使用的宽度扩展配置2块图
文件编号： 38-06007牧师* C
第16页5
CY7C4281
CY7C4291
64K / 128K ×9深度的FIFO同步
特点
高速，低功耗，先入先出（ FIFO ）
回忆
64K × 9 （ CY7C4281 ）
128K × 9 （ CY7C4291 ）
0.5微米CMOS工艺，以获得最佳速度/功耗
高速100 MHz工作频率（ 10 ns的读/写周期
次）
低功耗
— I
CC
= 40毫安
—
I
SB
= 2毫安
完全异步和同步读写
手术
空，满和可编程几乎空
几乎满状态标志
TTL兼容
输出使能（ OE ）引脚
独立的读写使能引脚
中心的电源和接地引脚，可降低噪音
支持自由运行的50％占空比的时钟输入
宽度扩展能力
32引脚PLCC
引脚兼容的密度升级到CY7C42X1
家庭
引脚兼容的密度升级
IDT72201/11/21/31/41/51
D
0
8
功能说明
该CY7C4281 / 91是高速，低功耗的FIFO
回忆时钟读写接口。所有九
位宽。该CY7C4281 / 91引脚兼容的
CY7C42X1同步FIFO的家庭。可编程
功能包括几乎全/近空标志。这些FIFO
对于各种各样的数据缓冲需求提供解决方案，
包括高速数据采集，多处理器接口
脸，通信缓冲。
这些FIFO中有9位的输入和输出端口是
由单独的时钟和使能信号来控制。输入端口
由自由振荡时钟（ WCLK ）和两个控制
写使能引脚（ WEN1 ， WEN2 / LD） 。
当WEN1为LOW和WEN2 / LD为HIGH时，数据被写入
成在WCLK信号的上升沿的FIFO中。而
WEN1 ， WEN2 / LD保持活跃，数据不断写入
在每个WCLK周期的FIFO中。输出端口被控制
通过一个自由运行的读时钟（ RCLK ）和2类似的方式
读使能引脚（ REN1 ， REN2 ） 。此外，该
CY7C4281 / 91有一个输出使能引脚（OE） 。读
（ RCLK ）和write （ WCLK ）时钟可绑在一起
单时钟操作或两个时钟会运行indepen-
dently异步读/写应用程序。时钟
频率高达100MHz的是可以实现的。深度扩张
可以使用一个使能输入用于系统控制，而
其他的使能由扩展逻辑控制，以引导流量
的数据。
逻辑框图
引脚配置
PLCC
顶视图
D
2
D
3
D
4
D
5
D
6
D
7
D
8
2 1 32 31 30
29
28
27
26
输入
注册
WCLK WEN1 WEN2 / LD
旗
节目
注册
写
控制
EF
旗
逻辑
PAE
PAF
FF
读
指针
D
1
D
0
PAF
PAE
GND
REN1
RCLK
REN2
OE
5
6
7
8
9
10
11
12
13
4 3
写
指针
双端口
RAMARRAY
64K ×9
128K ×9
25
24
23
22
21
14 15 16 17 18 19 20
EF
FF
Q
0
Q
1
Q
2
Q
3
Q
4
CY7C4281
CY7C4291
RS
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
RS
RESET
逻辑
三态
输出寄存器
OE
Q
0 – 8
读
控制
RCLK REN1 REN2
赛普拉斯半导体公司
文件编号： 38-06007牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年8月19日
CY7C4281
CY7C4291
引脚德网络nitions
信号名称
D
0 – 8
Q
0
8
WEN1
描述
数据输入
数据输出
写使能1
I / O
I
O
I
数据输入9位的总线。
数据输出的9位总线。
唯一的写使能时，设备被配置为具有可编程的标志。
数据是写在WCLK的低到高的转变时WEN1断言和FF
为HIGH 。如果FIFO被配置为具有两个写使能，数据被写在
低到高WCLK过渡时WEN1为低和WEN2 / LD和FF都高。
如果高在复位时，该引脚作为第二个写使能。
如果低电平复位时，该
引脚作为一个控制写入或读取的可编程标志偏移。 WEN1必须
LOW和WEN2必须为高电平将数据写入FIFO中。数据将不被写入到
在FIFO如果FF为低电平。如果FIFO被配置为具有可编程的标志
WEN2 / LD保持低电平写入或读取的可编程标志偏移。
使设备的读操作。
无论REN1和REN2必须置为
允许读操作。
上升沿时钟数据到FIFO时WEN1为LOW和WEN2 / LD是
高， FIFO未满。
当LD被断言， WCLK将数据写入到
可编程标志偏移寄存器。
当REN1和REN2是边缘时钟上升沿数据从FIFO中低
该FIFO不为空。
当WEN2 / LD为低， RCLK读取数据了编程的
梅布尔标志偏移寄存器。
当EF为低电平时， FIFO为空。 EF同步到RCLK 。
当FF为低电平时， FIFO满。 FF同步到WCLK 。
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移
值编程到FIFO中。
PAE被同步到RCLK 。
当PAF为低电平时，FIFO几乎完全基于几乎完全偏移值
编程到FIFO中。
PAF被同步到WCLK 。
重置设备以空状态。
之前的初始读或写操作需要复位
上电后运行。
当OE为低电平时，FIFO的数据输出驱动到它们的母线
连接。
如果OE为高电平时， FIFO的输出为高阻态（高阻）状态。
CY7C4291
128K ×9
32引脚PLCC
描述
WEN2/LD
双模式引脚
写使能2
负载
I
REN1 ， REN2
WCLK
读使能
输入
写时钟
I
I
RCLK
读时钟
I
EF
FF
PAE
PAF
RS
OE
空标志
满标志
可编程
几乎是空的
可编程
几乎满
RESET
OUTPUT ENABLE
O
O
O
O
I
I
CY7C4281
密度
包
64K ×9
32引脚PLCC
选购指南
7C4281/91-10
最大频率
最大访问时间
最小周期时间
最小数据或使建立
最小数据或保持启用
最大国旗延迟
有源电源电流（I
CC1
)
广告
产业
100
8
10
3
0.5
8
40
45
7C4281/91-15
66.7
10
15
4
1
10
40
7C4281/91-25
40
15
25
6
1
15
40
单位
兆赫
ns
ns
ns
ns
ns
mA
文件编号： 38-06007牧师* B
第16页2
CY7C4281
CY7C4291
功能说明
（续）
该CY7C4281 / 91提供了4个状态引脚：空，满，
可编程几乎是空白，而可编程几乎满。
在几乎空/几乎满标志是可编程的，
单字粒度。可编程标志默认
空+ 7和全-7。
该标志是同步的，也就是说，它们改变状态相
无论是读出时钟（ RCLK ）或写入时钟（ WCLK ） 。当
进入或退出空和近空状态时，
标志由RCLK完全更新。该标志表示
几乎完全和完整状态由WCLK专门更新。
同步标志建筑保证标志
保持其状态为至少一个周期。
所有的配置都采用了先进的0.5μ制造
CMOS技术。输入ESD保护大于
2001V ，并且闩锁，防止通过使用保护环。
写使能1 （ WEN1 ）
- 如果FIFO被配置为
可编程标志，写使能1 （ WEN1 ）是唯一写
使能控制引脚。在这种配置中，当写使能1
（ WEN1 ）为低时，数据可以被加载到输入寄存器和
在每个写时钟的低到高的跳变RAM阵列
（ WCLK ） 。被存储的数据RAM阵列的顺序和
独立于任何正在进行读操作。
写使能2 /加载（ WEN2 / LD ）
- 这是一个双重目的的
引脚。 FIFO被复位时配置有可编程的
标志或有两个写使能，其允许深度
扩展。如果写使能2 /加载（ WEN2 / LD ）设置为活动
至高电平（ RS = LOW ）时，此引脚用作第二
写使能引脚。
如果FIFO被配置为具有两个写使能，当写
启用（ WEN1 ）低和写使能2 /加载（ WEN2 / LD ）
是高电平时，数据可以被加载到输入寄存器和RAM
阵列上的每个写时钟的低到高的转变
（ WCLK ） 。数据被存储在RAM阵列顺序地和
独立于任何正在进行读操作。
架构
该CY7C4281 / 91由64K到128K字的数组
的每个9位（由SRAM的双端口阵列实现
细胞），一个读指针，写指针，控制信号（ RCLK ，
WCLK ， REN1 ， REN2 ， WEN1 ， WEN2 ， RS ） ，和标志（ EF ， PAE ，
PAF ， FF ） 。
程序设计
当WEN2 / LD被复位过程中保持低电平时，该引脚为负载
（ LD）使能标志抵消编程。在此配置中，
WEN2 / LD可以被用于访问4 9位偏移
包含在CY7C4281 / 4291为写寄存器或
读取数据到这些寄存器。
当该设备被配置为可编程标志和
无论WEN2 / LD和WEN1低，头低到高
WCLK的过渡写入数据从数据输入到
空偏移最小显著位（ LSB ）寄存器。第二，
第三和第四低到高的WCLK存储数据的转换
在空荡荡的补偿最显著位（ MSB ）寄存器，全抵消
当LSB注册，并充分抵消MSB寄存器，分别
WEN2 / LD和WEN1低。第五低到高
WCLK的过渡，同时WEN2 / LD和WEN1是LOW
数据写入到空的LSB的重新注册。
图1
节目
该寄存器的尺寸和缺省值的各种设备
类型。
64K × 9
8
7
空偏移（ LSB）注册。
默认值= 007H
复位FIFO
在上电时，在FIFO必须用复位来复位（RS）
周期。这使得FIFO进入空状态
由EF为低所指。所有数据输出（Q
0–8
）变低
t
RSF
经过RS的上升沿。为了在FIFO复位
其默认状态下，用户不能读取或写入，而RS是
低。所有的标志都保证有效吨
RSF
取RS后
低。
FIFO操作
当WEN1信号为低有效， WEN2为高有效，
和FF是高电平，数据存在的D
0–8
引脚被写入
成在WCLK信号的每个上升沿的FIFO中。
类似地，当REN1和REN2信号是低电平有效
EF是高电平，在FIFO存储器中的数据将
呈现在Q
0–8
输出。新的数据将出现在
RCLK的每个上升沿而REN1和REN2是活动的。
REN1和REN2必须建立吨
ENS
RCLK之前为它是
一个有效的读取功能。 WEN1和WEN2必须出现吨
ENS
WCLK之前，它是一个有效的写功能。
输出使能（ OE ）引脚提供给三态的Q
0–8
输出时， OE为有效。当OE启用（ LOW ）
在输出寄存器中的数据将提供给Q
0–8
输出
吨后
OE
。如果设备级联时， OE功能仅
上被读使能FIFO的输出数据。
FIFO中包含溢出电路不允许附加
当写入FIFO满，和下溢电路不允许
另外，当读取FIFO为空。 FIFO为空
保持在其Q的最后一个有效读出的数据
0–8
输出
即使额外的读取发生。
128K× 9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
0
8 7
（MSB）
默认值= 000H
0
8
（MSB）
默认值= 000H
0
8 7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8 7
（MSB）
默认值= 000H
0
8
（MSB）
默认值= 000H
0
图1.偏移寄存器地址和默认值
文件编号： 38-06007牧师* B
第16页3
CY7C4281
CY7C4291
这是没有必要写入到所有的偏移量寄存器在同一时间。
的偏移寄存器的子集，可写的;然后，通过将
在WEN2 / LD输入高电平时， FIFO返回到正常的读
和写操作。下一次WEN2 / LD被拉低，
在接下来的写操作将数据存储偏移值寄存器中
序列。
的偏移寄存器中的内容可以被读取到数据
输出时， WEN2 / LD为低电平，既REN1和REN2
低。的RCLK读寄存器低到高的转变
内容发送到数据输出端。写入和读出不应该
在偏移寄存器同时进行。
可编程标志（ PAE ， PAF ）操作
无论是标志偏移寄存器的编程方式
在描述
表1
或使用默认值，则
可编程几乎空标志（ PAE ）和可编程
几乎满标志（ PAF）的状态是由它们的对决定
应的偏移量寄存器和读出之间的差
和写指针。
表1.书面偏移寄存器
LD
0
文
0
WCLK
[1]
选择
空偏移（ LSB ）
空偏移（ MSB ）
全偏移（ LSB ）
全偏移（ MSB ）
无操作
写入FIFO
大于或等于CY7C4281 （64K -m）的和CY7C4291
（ 128K -米） 。 PAF设置高乘的低到高的转变
WCLK时可用的存储器位置的数量是
大于m 。
表2.状态标志
词FIFO数
CY7C4281
0
1n的
[2]
CY7C4291
0
1n的
[2]
FF PAF PAE EF
H
H
H
H
H
L
L
L
L
H
H
H
L
H
H
H
H
第（n + 1）至（ 65536
(m+1))
第（n + 1）（ 131072-第（m + 1））的
H
(65536
m)
[3]
65535 131072
m)
[3]
以131071
H
65536
131072
L
宽度扩展配置
字宽可简单地通过连接，对应增加
相应的输入控制多个设备的信号。一
复合标志应用于每个端点的创建
状态标志（ EF和FF ） 。部分状态标志（ PAE和
PAF）可从任何一台设备来检测。
图2
demon-
通过使用两个CY7C42X1s了一个18比特的字宽。任何
字宽度可以通过添加额外的CY7C42X1s来实现。
当CY7C42X1是在宽度扩展配置，
在读使能（ REN2 ）控制输入可以接地（见
图2）。
在这种配置中，写使能2 /负载
（ WEN2 / LD ）引脚设置为低电平复位，使该引脚工作
作为对照，以加载和读取可编程标志偏移。
0
1
1
0
标志操作
该CY7C4281 / 91器件提供五旗引脚来指示
的FIFO内容的条件。空，满， PAE和PAF
是同步的。
满标志
1
1
无操作
由空偏移至少显著位所形成的数
注册和空失调最显著位寄存器
称为n和确定的PAE的操作。 PAF是
同步到RCLK由一个低到高的转变
触发器是低电平时， FIFO包含n个或更少的未读
话。 PAE设置高乘的低到高的转变
RCLK当FIFO中包含第（n + 1 ）或更大的未读单词。
通过充分抵消至少显著位所形成的数
注册和充分抵消最显著位寄存器被称为
如米，并确定血小板活化因子的操作。 PAE是同步的
的发布到WCLK的低到高的转变由一个触发器
并置为低电平时的未读的字在FIFO的数量
的满标志（ FF）将变为低电平时，器件已满。写
操作被禁止，只要FF是低不管
WEN1和WEN2 / LD的状态。 FF同步到WCLK ，
也就是说，它是专门更新由WCLK的每个上升沿。
空标志
空标志（ EF）将变为低电平时，该设备是空的。
读操作被禁止，只要EF为低，
不管REN1和REN2的状态。 EF是同步的
到RCLK ，也就是说，它是专门更新过的每个上升沿
RCLK 。
注意：
1.同样的选择顺序适用于从寄存器读取。 REN1和REN2启用和读是在RCLK的低到高的跳变进行。
文件编号： 38-06007牧师* B
第16页4
CY7C4281
CY7C4291
复位（RS）
数据输入（D ）
18
9
9
复位（RS）
WRITECLOCK （ WCLK ）
写使能1 （ WEN1 ）
写使能2 / LOAD
(WEN2/LD)
可编程（ PAF ）
满标志（ FF） ＃ 1
FF
满标志（ FF ） ＃ 2
EF
9
CY7C4281/91
CY7C4281/91
读时钟（ RCLK ）
读使能1 （ REN1 ）
输出使能（ OE ）
可编程（ PAE）的
空标志（ EF） ＃ 1
空标志（ EF ） ＃ 2
FF
EF
9
数据输出（ Q）
18
读使能2 （ REN2 ）
读使能2 （ REN2 ）
图的64K ×9 / 128K ×9深同步FIFO内存使用的宽度扩展配置2块图
注意事项：
2， N =空偏移（N = 7的默认值） 。
3， M =完全补偿（M = 7的默认值） 。
文件编号： 38-06007牧师* B
第16页5
CY7C4281
CY7C4291
64K / 128K ×9深度的FIFO同步
特点
高速，低功耗，先入先出（ FIFO ）
回忆
64K × 9 （ CY7C4281 ）
128K × 9 （ CY7C4291 ）
0.5微米CMOS工艺，以获得最佳速度/功耗
高速100 MHz工作频率（ 10 ns的读/写周期
次）
低功耗
— I
CC
= 40毫安
—
I
SB
= 2毫安
完全异步和同步读写
手术
空，满和可编程几乎空
几乎满状态标志
TTL兼容
输出使能（ OE ）引脚
独立的读写使能引脚
中心的电源和接地引脚，可降低噪音
支持自由运行的50％占空比的时钟输入
宽度扩展能力
32引脚PLCC
引脚兼容的密度升级到CY7C42X1
家庭
引脚兼容的密度升级
IDT72201/11/21/31/41/51
D
0
8
功能说明
该CY7C4281 / 91是高速，低功耗的FIFO
回忆时钟读写接口。所有九
位宽。该CY7C4281 / 91引脚兼容的
CY7C42X1同步FIFO的家庭。可编程
功能包括几乎全/近空标志。这些FIFO
对于各种各样的数据缓冲需求提供解决方案，
包括高速数据采集，多处理器接口
脸，通信缓冲。
这些FIFO中有9位的输入和输出端口是
由单独的时钟和使能信号来控制。输入端口
由自由振荡时钟（ WCLK ）和两个控制
写使能引脚（ WEN1 ， WEN2 / LD） 。
当WEN1为LOW和WEN2 / LD为HIGH时，数据被写入
成在WCLK信号的上升沿的FIFO中。而
WEN1 ， WEN2 / LD保持活跃，数据不断写入
在每个WCLK周期的FIFO中。输出端口被控制
通过一个自由运行的读时钟（ RCLK ）和2类似的方式
读使能引脚（ REN1 ， REN2 ） 。此外，该
CY7C4281 / 91有一个输出使能引脚（OE） 。读
（ RCLK ）和write （ WCLK ）时钟可绑在一起
单时钟操作或两个时钟会运行indepen-
dently异步读/写应用程序。时钟
频率高达100MHz的是可以实现的。深度扩张
可以使用一个使能输入用于系统控制，而
其他的使能由扩展逻辑控制，以引导流量
的数据。
逻辑框图
引脚配置
PLCC
顶视图
D
2
D
3
D
4
D
5
D
6
D
7
D
8
2 1 32 31 30
29
28
27
26
输入
注册
WCLK WEN1 WEN2 / LD
旗
节目
注册
写
控制
EF
旗
逻辑
PAE
PAF
FF
读
指针
D
1
D
0
PAF
PAE
GND
REN1
RCLK
REN2
OE
5
6
7
8
9
10
11
12
13
4 3
写
指针
双端口
RAMARRAY
64K ×9
128K ×9
25
24
23
22
21
14 15 16 17 18 19 20
EF
FF
Q
0
Q
1
Q
2
Q
3
Q
4
CY7C4281
CY7C4291
RS
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
RS
RESET
逻辑
三态
输出寄存器
OE
Q
0 – 8
读
控制
RCLK REN1 REN2
赛普拉斯半导体公司
文件编号： 38-06007牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年8月19日
CY7C4281
CY7C4291
引脚德网络nitions
信号名称
D
0 – 8
Q
0
8
WEN1
描述
数据输入
数据输出
写使能1
I / O
I
O
I
数据输入9位的总线。
数据输出的9位总线。
唯一的写使能时，设备被配置为具有可编程的标志。
数据是写在WCLK的低到高的转变时WEN1断言和FF
为HIGH 。如果FIFO被配置为具有两个写使能，数据被写在
低到高WCLK过渡时WEN1为低和WEN2 / LD和FF都高。
如果高在复位时，该引脚作为第二个写使能。
如果低电平复位时，该
引脚作为一个控制写入或读取的可编程标志偏移。 WEN1必须
LOW和WEN2必须为高电平将数据写入FIFO中。数据将不被写入到
在FIFO如果FF为低电平。如果FIFO被配置为具有可编程的标志
WEN2 / LD保持低电平写入或读取的可编程标志偏移。
使设备的读操作。
无论REN1和REN2必须置为
允许读操作。
上升沿时钟数据到FIFO时WEN1为LOW和WEN2 / LD是
高， FIFO未满。
当LD被断言， WCLK将数据写入到
可编程标志偏移寄存器。
当REN1和REN2是边缘时钟上升沿数据从FIFO中低
该FIFO不为空。
当WEN2 / LD为低， RCLK读取数据了编程的
梅布尔标志偏移寄存器。
当EF为低电平时， FIFO为空。 EF同步到RCLK 。
当FF为低电平时， FIFO满。 FF同步到WCLK 。
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移
值编程到FIFO中。
PAE被同步到RCLK 。
当PAF为低电平时，FIFO几乎完全基于几乎完全偏移值
编程到FIFO中。
PAF被同步到WCLK 。
重置设备以空状态。
之前的初始读或写操作需要复位
上电后运行。
当OE为低电平时，FIFO的数据输出驱动到它们的母线
连接。
如果OE为高电平时， FIFO的输出为高阻态（高阻）状态。
CY7C4291
128K ×9
32引脚PLCC
描述
WEN2/LD
双模式引脚
写使能2
负载
I
REN1 ， REN2
WCLK
读使能
输入
写时钟
I
I
RCLK
读时钟
I
EF
FF
PAE
PAF
RS
OE
空标志
满标志
可编程
几乎是空的
可编程
几乎满
RESET
OUTPUT ENABLE
O
O
O
O
I
I
CY7C4281
密度
包
64K ×9
32引脚PLCC
选购指南
7C4281/91-10
最大频率
最大访问时间
最小周期时间
最小数据或使建立
最小数据或保持启用
最大国旗延迟
有源电源电流（I
CC1
)
广告
产业
100
8
10
3
0.5
8
40
45
7C4281/91-15
66.7
10
15
4
1
10
40
7C4281/91-25
40
15
25
6
1
15
40
单位
兆赫
ns
ns
ns
ns
ns
mA
文件编号： 38-06007牧师* B
第16页2
CY7C4281
CY7C4291
功能说明
（续）
该CY7C4281 / 91提供了4个状态引脚：空，满，
可编程几乎是空白，而可编程几乎满。
在几乎空/几乎满标志是可编程的，
单字粒度。可编程标志默认
空+ 7和全-7。
该标志是同步的，也就是说，它们改变状态相
无论是读出时钟（ RCLK ）或写入时钟（ WCLK ） 。当
进入或退出空和近空状态时，
标志由RCLK完全更新。该标志表示
几乎完全和完整状态由WCLK专门更新。
同步标志建筑保证标志
保持其状态为至少一个周期。
所有的配置都采用了先进的0.5μ制造
CMOS技术。输入ESD保护大于
2001V ，并且闩锁，防止通过使用保护环。
写使能1 （ WEN1 ）
- 如果FIFO被配置为
可编程标志，写使能1 （ WEN1 ）是唯一写
使能控制引脚。在这种配置中，当写使能1
（ WEN1 ）为低时，数据可以被加载到输入寄存器和
在每个写时钟的低到高的跳变RAM阵列
（ WCLK ） 。被存储的数据RAM阵列的顺序和
独立于任何正在进行读操作。
写使能2 /加载（ WEN2 / LD ）
- 这是一个双重目的的
引脚。 FIFO被复位时配置有可编程的
标志或有两个写使能，其允许深度
扩展。如果写使能2 /加载（ WEN2 / LD ）设置为活动
至高电平（ RS = LOW ）时，此引脚用作第二
写使能引脚。
如果FIFO被配置为具有两个写使能，当写
启用（ WEN1 ）低和写使能2 /加载（ WEN2 / LD ）
是高电平时，数据可以被加载到输入寄存器和RAM
阵列上的每个写时钟的低到高的转变
（ WCLK ） 。数据被存储在RAM阵列顺序地和
独立于任何正在进行读操作。
架构
该CY7C4281 / 91由64K到128K字的数组
的每个9位（由SRAM的双端口阵列实现
细胞），一个读指针，写指针，控制信号（ RCLK ，
WCLK ， REN1 ， REN2 ， WEN1 ， WEN2 ， RS ） ，和标志（ EF ， PAE ，
PAF ， FF ） 。
程序设计
当WEN2 / LD被复位过程中保持低电平时，该引脚为负载
（ LD）使能标志抵消编程。在此配置中，
WEN2 / LD可以被用于访问4 9位偏移
包含在CY7C4281 / 4291为写寄存器或
读取数据到这些寄存器。
当该设备被配置为可编程标志和
无论WEN2 / LD和WEN1低，头低到高
WCLK的过渡写入数据从数据输入到
空偏移最小显著位（ LSB ）寄存器。第二，
第三和第四低到高的WCLK存储数据的转换
在空荡荡的补偿最显著位（ MSB ）寄存器，全抵消
当LSB注册，并充分抵消MSB寄存器，分别
WEN2 / LD和WEN1低。第五低到高
WCLK的过渡，同时WEN2 / LD和WEN1是LOW
数据写入到空的LSB的重新注册。
图1
节目
该寄存器的尺寸和缺省值的各种设备
类型。
64K × 9
8
7
空偏移（ LSB）注册。
默认值= 007H
复位FIFO
在上电时，在FIFO必须用复位来复位（RS）
周期。这使得FIFO进入空状态
由EF为低所指。所有数据输出（Q
0–8
）变低
t
RSF
经过RS的上升沿。为了在FIFO复位
其默认状态下，用户不能读取或写入，而RS是
低。所有的标志都保证有效吨
RSF
取RS后
低。
FIFO操作
当WEN1信号为低有效， WEN2为高有效，
和FF是高电平，数据存在的D
0–8
引脚被写入
成在WCLK信号的每个上升沿的FIFO中。
类似地，当REN1和REN2信号是低电平有效
EF是高电平，在FIFO存储器中的数据将
呈现在Q
0–8
输出。新的数据将出现在
RCLK的每个上升沿而REN1和REN2是活动的。
REN1和REN2必须建立吨
ENS
RCLK之前为它是
一个有效的读取功能。 WEN1和WEN2必须出现吨
ENS
WCLK之前，它是一个有效的写功能。
输出使能（ OE ）引脚提供给三态的Q
0–8
输出时， OE为有效。当OE启用（ LOW ）
在输出寄存器中的数据将提供给Q
0–8
输出
吨后
OE
。如果设备级联时， OE功能仅
上被读使能FIFO的输出数据。
FIFO中包含溢出电路不允许附加
当写入FIFO满，和下溢电路不允许
另外，当读取FIFO为空。 FIFO为空
保持在其Q的最后一个有效读出的数据
0–8
输出
即使额外的读取发生。
128K× 9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
0
8 7
（MSB）
默认值= 000H
0
8
（MSB）
默认值= 000H
0
8 7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8 7
（MSB）
默认值= 000H
0
8
（MSB）
默认值= 000H
0
图1.偏移寄存器地址和默认值
文件编号： 38-06007牧师* B
第16页3
CY7C4281
CY7C4291
这是没有必要写入到所有的偏移量寄存器在同一时间。
的偏移寄存器的子集，可写的;然后，通过将
在WEN2 / LD输入高电平时， FIFO返回到正常的读
和写操作。下一次WEN2 / LD被拉低，
在接下来的写操作将数据存储偏移值寄存器中
序列。
的偏移寄存器中的内容可以被读取到数据
输出时， WEN2 / LD为低电平，既REN1和REN2
低。的RCLK读寄存器低到高的转变
内容发送到数据输出端。写入和读出不应该
在偏移寄存器同时进行。
可编程标志（ PAE ， PAF ）操作
无论是标志偏移寄存器的编程方式
在描述
表1
或使用默认值，则
可编程几乎空标志（ PAE ）和可编程
几乎满标志（ PAF）的状态是由它们的对决定
应的偏移量寄存器和读出之间的差
和写指针。
表1.书面偏移寄存器
LD
0
文
0
WCLK
[1]
选择
空偏移（ LSB ）
空偏移（ MSB ）
全偏移（ LSB ）
全偏移（ MSB ）
无操作
写入FIFO
大于或等于CY7C4281 （64K -m）的和CY7C4291
（ 128K -米） 。 PAF设置高乘的低到高的转变
WCLK时可用的存储器位置的数量是
大于m 。
表2.状态标志
词FIFO数
CY7C4281
0
1n的
[2]
CY7C4291
0
1n的
[2]
FF PAF PAE EF
H
H
H
H
H
L
L
L
L
H
H
H
L
H
H
H
H
第（n + 1）至（ 65536
(m+1))
第（n + 1）（ 131072-第（m + 1））的
H
(65536
m)
[3]
65535 131072
m)
[3]
以131071
H
65536
131072
L
宽度扩展配置
字宽可简单地通过连接，对应增加
相应的输入控制多个设备的信号。一
复合标志应用于每个端点的创建
状态标志（ EF和FF ） 。部分状态标志（ PAE和
PAF）可从任何一台设备来检测。
图2
demon-
通过使用两个CY7C42X1s了一个18比特的字宽。任何
字宽度可以通过添加额外的CY7C42X1s来实现。
当CY7C42X1是在宽度扩展配置，
在读使能（ REN2 ）控制输入可以接地（见
图2）。
在这种配置中，写使能2 /负载
（ WEN2 / LD ）引脚设置为低电平复位，使该引脚工作
作为对照，以加载和读取可编程标志偏移。
0
1
1
0
标志操作
该CY7C4281 / 91器件提供五旗引脚来指示
的FIFO内容的条件。空，满， PAE和PAF
是同步的。
满标志
1
1
无操作
由空偏移至少显著位所形成的数
注册和空失调最显著位寄存器
称为n和确定的PAE的操作。 PAF是
同步到RCLK由一个低到高的转变
触发器是低电平时， FIFO包含n个或更少的未读
话。 PAE设置高乘的低到高的转变
RCLK当FIFO中包含第（n + 1 ）或更大的未读单词。
通过充分抵消至少显著位所形成的数
注册和充分抵消最显著位寄存器被称为
如米，并确定血小板活化因子的操作。 PAE是同步的
的发布到WCLK的低到高的转变由一个触发器
并置为低电平时的未读的字在FIFO的数量
的满标志（ FF）将变为低电平时，器件已满。写
操作被禁止，只要FF是低不管
WEN1和WEN2 / LD的状态。 FF同步到WCLK ，
也就是说，它是专门更新由WCLK的每个上升沿。
空标志
空标志（ EF）将变为低电平时，该设备是空的。
读操作被禁止，只要EF为低，
不管REN1和REN2的状态。 EF是同步的
到RCLK ，也就是说，它是专门更新过的每个上升沿
RCLK 。
注意：
1.同样的选择顺序适用于从寄存器读取。 REN1和REN2启用和读是在RCLK的低到高的跳变进行。
文件编号： 38-06007牧师* B
第16页4
CY7C4281
CY7C4291
复位（RS）
数据输入（D ）
18
9
9
复位（RS）
WRITECLOCK （ WCLK ）
写使能1 （ WEN1 ）
写使能2 / LOAD
(WEN2/LD)
可编程（ PAF ）
满标志（ FF） ＃ 1
FF
满标志（ FF ） ＃ 2
EF
9
CY7C4281/91
CY7C4281/91
读时钟（ RCLK ）
读使能1 （ REN1 ）
输出使能（ OE ）
可编程（ PAE）的
空标志（ EF） ＃ 1
空标志（ EF ） ＃ 2
FF
EF
9
数据输出（ Q）
18
读使能2 （ REN2 ）
读使能2 （ REN2 ）
图的64K ×9 / 128K ×9深同步FIFO内存使用的宽度扩展配置2块图
注意事项：
2， N =空偏移（N = 7的默认值） 。
3， M =完全补偿（M = 7的默认值） 。
文件编号： 38-06007牧师* B
第16页5
QQ：2880707522 复制
