285V
CY7C4255V/CY7C4265V
CY7C4275V/CY7C4285V
32K / 64Kx18低压深同步FIFO的
特点
低功耗，易操作3.3V
融入低压系统
高速，低功耗，先入先出（ FIFO ）
回忆
8K ×18 （ CY7C4255V ）
16K ×18 （ CY7C4265V ）
32K ×18 （ CY7C4275V ）
64K ×18 （ CY7C4285V ）
0.35微米CMOS工艺，以获得最佳速度/功耗
高速100 MHz工作频率（ 10 ns的读/写周期
次）
低功耗
—
I
CC
= 30毫安
—
I
SB
= 4毫安
完全异步和同步读写
手术
空，满，半满和可编程几乎空
和几乎满状态标志
重传功能
输出使能（ OE ）引脚
独立的读写使能引脚
支持自由运行的50％占空比的时钟输入
宽度扩展能力
深度扩展能力
64引脚10×10 STQFP
引脚兼容的密度升级到CY7C42X5V - ASC
族
为CY7C4255 / 65 / 85分之75引脚兼容3.3V的解决方案
D
0 – 17
功能说明
该CY7C4255 / 65 /75 / 85V是高速，低功耗，先在
先出（ FIFO ）存储器与主频的读写接口安排
ES 。都是18位宽，且引脚/功能兼容
在CY7C42X5V同步FIFO的家庭。该
CY7C4255 / 65 /75 / 85V可级联增加FIFO
深度。可编程特性包括殆满/殆
空标志。这些FIFO提供了各种各样的解决方案
数据缓冲的需求，包括高速数据采集， multipro-
处理器接口和通信缓冲。
这些FIFO具有18位输入和输出端口是CON-
由独立的时钟受控和使能信号。输入端口是
通过一个自由运行的时钟（ WCLK ）和写使能控制
销（ WEN） 。
当文被声明时，数据被写入到FIFO的上升
在WCLK信号的边沿。虽然温保持有效，数据continu-
同盟写入到每个循环的FIFO中。输出端口被控制
在通过一个自由运行的类似方式读出时钟（ RCLK ）和读
使能引脚（ REN） 。此外， CY7C4255 / 65 /75 / 85V有一个
输出使能引脚（ OE ） 。读写时钟可连接togeth-
ER单时钟操作或两个时钟可运行indepen-
dently异步读/写应用程序。时钟频率
高达67 MHz的是可以实现的。
重传和同步殆满/殆空标志
功能都可以在这些设备上。
深度扩展，可以使用级联输入（ WXI ，
RXI ） ，级联输出（ WXO ， RXO ） ，并首先加载（ FL ）引脚。该
WXO和RXO引脚连接到的该WXI和RXI销
下一个设备，并且最后一个装置的WXO和RXO销应
连接到所述第一设备的WXI和RXI引脚。的FL销
所述第一设备被连接到V
SS
和所有其余devic-在FL销
上课应该连接到V
CC
.
逻辑框图
输入
注册
WCLK
文
写
控制
高
密度
双端口
RAM阵列
8Kx9
16Kx9
32Kx9
64Kx9
旗
节目
注册
旗
逻辑
FF
EF
PAE
PAF
SMODE
写
指针
读
指针
RS
RESET
逻辑
FL / RT
WXI
WXO / HF
RXI
RXO
扩张
逻辑
THREE- ST ATE
输出寄存器
OE
读
控制
4275V–1
Q
0 – 17
RCLK
任
赛普拉斯半导体公司
文件编号： 38-06012修订版**
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2002年12月26日
CY7C4255V/CY7C4265V
CY7C4275V/CY7C4285V
引脚配置
任
LD
OE
RS
V
CC
GND
EF
Q
17
Q
16
GND
Q
15
V
CC
/ SMODE
STQFP
顶视图
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
D
16
D
17
GND
RCLK
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
D
15
D
14
D
13
D
12
D
11
D
10
D
9
D
8
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
CY7C4255V
CY7C4265V
CY7C4275V
CY7C4285V
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
Q
14
Q
13
GND
Q
12
Q
11
V
CC
Q
10
Q
9
GND
Q
8
Q
7
Q
6
Q
5
GND
Q
4
V
CC
4275V–3
FL / RT
WCLK
文
WXI
V
CC
PAF
RXI
FF
XO / HF
RXO
PAE
Q
0
Q
1
GND
Q
2
Q
3
功能说明
（续）
该CY7C4255 / 65 /75 / 85V提供了五种状态引脚。这些
引脚被解码，以确定五种状态之一：空， AL-
最空，半满，几乎完全和完全（见
表2）。
该
半满标志的股份WXO引脚。该标志是在有效
单机和宽度扩展配置。在深度
扩张，该引脚提供了扩展（ WXO ） Infor公司
息，用于对信号的下一个FIFO中时，它会
激活。
空和满的标志是同步的，也就是说，它们改变
相对于任一读时钟（ RCLK ）或写时钟状态
（ WCLK ） 。当进入或离开空的状态中，标志是
完全由RCLK更新。该标志表示全州
由WCLK专门更新。同步标志架构设计师用手工
tecture保证标志仍然有效从一个
时钟周期到下一个。在几乎空/几乎满标志
成为同步，如果在V
CC
/ SMODE被连接到V
SS
。所有
配置采用了先进的0.35μ制
CMOS技术。输入ESD保护大于
2001V ，并且闩锁，防止通过使用保护环。
选购指南
7C4255/65/75/85V-10
最大频率（MHz ）
最大访问时间（纳秒）
最小周期时间（纳秒）
最小数据或启用设置（ NS ）
最小的数据或使保持（ NS ）
最大国旗延迟（ns ）
有源电力供应
电流（I
CC1
） （MA ）
广告
产业
100
8
10
3.5
0
8
30
7C4255/65/75/85V-15
66.7
10
15
4
0
10
30
35
7C4255/65/75/85V-25
40
15
25
6
1
15
30
CY7C4255V
密度
包
8K ×18
64引脚TQFP 10×10
CY7C4265V
16K ×18
64引脚TQFP 10×10
CY7C4275V
32K ×18
64引脚TQFP 10×10
CY7C4285V
64K ×18
64引脚TQFP 10×10
文件编号： 38-06012修订版**
第20页2
CY7C4255V/CY7C4265V
CY7C4275V/CY7C4285V
引脚德网络nitions
信号名称
D
0–17
Q
0–17
文
任
WCLK
描述
数据输入
数据输出
写使能
读使能
写时钟
I / O
I
O
I
I
I
数据输入一个18位的总线。
数据输出为18位的总线。
启用WCLK输入。
启用RCLK输入。
上升沿时钟数据到FIFO时，WEN为低和FIFO没有
满。当LD被断言， WCLK将数据写入到可编程标志污损
注册。
上升沿时钟数据从FIFO中取出时，REN为LOW和FIFO没有
空。当LD是断言， RCLK读出的数据可编程升旗的
偏移寄存器。
双模式引脚：
单个设备或宽度扩展 - 半满状态标志。
级联 - 写扩展输出信号，连接到一个设备的WXI 。
当EF为低电平时， FIFO为空。 EF同步到RCLK 。
当FF为低电平时， FIFO满。 FF同步到WCLK 。
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移
值编程到FIFO中。 PAE是异步的，当V
CC
/ SMODE绑
到V
CC
;它是同步的时候RCLK V
CC
/ SMODE被连接到V
SS
.
当PAF为低电平时，FIFO几乎完全基于几乎完全偏移值
编程到FIFO中。 PAF是异步的，当V
CC
/ SMODE被绑定到
V
CC
;它是同步的时候WCLK V
CC
/ SMODE被连接到V
SS
.
当LD为低电平，D
0–17
(Q
0–17
）被写入（读出）到（从）的programmable-
标志偏移寄存器。
双模式引脚：
级联 - 菊花链的第一个设备将有FL连接到V
SS
;所有其他
设备将有FL连接到V
CC
。在标准模式或宽度扩大，佛罗里达州绑
到V
SS
在所有设备上。
没有级联 - 连接到V
SS
。重传功能也可以在单机
模式被选通RT 。
级联 - 连接到以前的设备WXO 。
没有级联 - 连接到V
SS
.
级联 - 连接到以前的设备RXO 。
没有级联 - 连接到V
SS
.
级联 - 连接到下一个器件的RXI 。
重置设备以空状态。之前的初始读或写操作需要复位
上电后运行。
当OE是低电平时，FIFO的数据输出驱动它们是CON-巴士
连接的。如果OE为高电平时， FIFO的输出为高阻态（高阻）状态。
双模式引脚：
异步几乎空/几乎满标志 - 连接到V
CC
.
同步几乎空/几乎满标志 - 连接到V
SS
.
（几乎空同步到RCLK ，几乎全部同步到WCLK ）。
功能
RCLK
读时钟
I
WXO / HF
写扩张
出/半满标志
空标志
满标志
可编程
几乎是空的
可编程
几乎满
负载
首先加载/
重发
O
EF
FF
PAE
O
O
O
PAF
O
LD
FL / RT
I
I
WXI
RXI
RXO
RS
OE
V
CC
/ SMODE
写扩张
输入
扩展阅读
输入
扩展阅读
产量
RESET
OUTPUT ENABLE
同步
几乎空/
几乎满标志
I
I
O
I
I
I
文件编号： 38-06012修订版**
第20页3
CY7C4255V/CY7C4265V
CY7C4275V/CY7C4285V
最大额定值
[1]
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
存储温度................................ -65 ° C至+ 150°C
环境温度与
电源应用............................................ -55°C至+ 125°C
电源电压对地电位.........- 0.5V至V
CC
+0.5V
直流电压应用到输出的
在高Z状态.........................................- 0.5V至V
CC
+0.5V
直流输入电压
..........................................0.5V
到V
CC
+0.5V
输出电流为输出（ LOW ） ............................. 20毫安
静电放电电压............................................ >2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ....... >200毫安
工作范围
范围
广告
产业
[2]
环境
温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
CC
[3]
3.3V ± 300 mV的
3.3V ± 300 mV的
电气特性
在整个工作范围
[4]
7C4255/65/75/
85V-10
参数
V
OH
描述
输出高
电压
输出低
电压
输入高
电压
输入低
电压
输入漏
当前
输出OFF ，
高阻电流
有功
电源电流
平均待机
当前
V
CC
=最大。
OE > V
IH
,
V
SS
＆ LT ; V
O
＆ LT ; V
CC
Com'l
IND
Com'l
IND
4
测试条件
V
CC
=最小值，我
OH
= -1.0毫安
V
CC
= 3.0V 。我
OH
= –2.0
mA
V
CC
=最小值，我
OL
= 4.0毫安
V
CC
= 3.0V 。我
OL
= 8.0毫安
2.0
–0.5
–10
–10
分钟。
2.4
马克斯。
7C4255/65/75/
85V-15
分钟。
2.4
马克斯。
7C4255/65/75/
85V-25
分钟。
2.4
马克斯。
单位
V
V
OL
V
IH[5]
V
IL[5]
I
IX
I
OZL
I
OZH
I
CC1[6]
I
SB[7]
0.4
V
CC
0.8
+10
+10
30
2.0
–0.5
–10
–10
0.4
V
CC
0.8
+10
+10
30
35
4
4
2.0
–0.5
–10
–10
0.4
V
CC
0.8
+10
+10
30
V
V
V
A
A
mA
mA
4
mA
mA
电容
[8]
参数
C
IN
C
OUT
描述
输入电容
输出电容
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 3.3V
马克斯。
5
7
单位
pF
pF
注意事项：
1.任何输入或I / O引脚上的电压不能超过电期间的电源引脚。
2. T
A
是外壳温度的「即时」 。
3. V
CC
范围为商业-10纳秒为3.3V ± 150mV的。
4.请参见本规范A组分组测试信息的最后一页。
5. V
IH
和V
IL
规范适用于除WXI ， RXI所有输入。该WXI ， RXI引脚不是TTL输入。它被连接到任何RXO ，的WXO
以前的设备或V
SS
.
6.输入信号从0V切换到3V以小于3纳秒，时钟的上升/下降时间和时钟使能开关，在20兆赫，而数据输入切换频率为10 MHz 。输出
被卸载。
7，所有输入= V
CC
- 0.2V ，除了RCLK和WCLK （即在频率= 0兆赫） ，和FL / RT是在V
SS
。所有输出卸载。
8.测试开始后任何设计变更，可能会影响这些参数。
文件编号： 38-06012修订版**
第20页4
CY7C4255V/CY7C4265V
CY7C4275V/CY7C4285V
交流测试负载和波形（ -15 -25 ）
[9, 10]
R1=330
3.3V
产量
C
L
INCLUDING
夹具
范围
R2=510
3.0V
GND
≤
3纳秒
4275V–4
所有的输入脉冲
90%
10%
90%
10%
≤
3纳秒
4287V–5
相当于：
戴维南等效
200
产量
2.0V
交流测试负载和波形（ -10 ）
所有的输入脉冲
3.0V
GND
≤
3纳秒
4275V–6
V
CC
/2
50
I / O
Z0=50
90%
10%
90%
10%
≤
3纳秒
4275V–7
开关特性
在整个工作范围
7C4255/65/75/85V
-10
参数
t
S
t
A
t
CLK
t
CLKH
t
CLKL
t
DS
t
DH
t
ENS
t
ENH
t
RS
t
RSR
t
RSF
t
PRT
t
RTR
t
OLZ
t
OE
描述
时钟周期频率
数据访问时间
时钟周期时间
时钟高电平时间
时钟低电平时间
数据建立时间
数据保持时间
使建立时间
能保持时间
复位脉冲宽度
[11]
复位恢复时间
重置为国旗和输出时间
重发脉冲宽度
重发恢复时间
输出使能到输出中低Z
[12]
输出使能到输出有效
60
90
0
3
7
2
10
4.5
4.5
3.5
0
3.5
0
10
8
10
60
90
0
3
10
分钟。
马克斯。
100
8
2
15
6
6
4
0
4
0
15
10
15
60
90
0
3
12
7C4255 / 65 /75 / 85V 7C4255 / 65 /75 / 85V
-15
-25
分钟。
马克斯。
66.7
10
2
25
10
10
6
1
6
1
25
15
25
分钟。
马克斯。
40
15
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注意事项：
9. C
L
= 30 pF适用于所有交流的参数，除了在t
OHZ
.
10. C
L
= 5 pF的对于T
OHZ
.
11.脉冲宽度小于最小值是不允许的。
12.价值由设计保证，目前尚未进行测试。
文件编号： 38-06012修订版**
第20页5
CY7C4255V/CY7C4265V
CY7C4275V/CY7C4285V
32K / 64Kx18低压深同步FIFO的
特点
低功耗，易操作3.3V
融入低压系统
高速，低功耗，先入先出（ FIFO ）
回忆
8K ×18 （ CY7C4255V ）
16K ×18 （ CY7C4265V ）
32K ×18 （ CY7C4275V ）
64K ×18 （ CY7C4285V ）
0.35微米CMOS工艺，以获得最佳速度/功耗
高速100 MHz工作频率（ 10 ns的读/写周期
次）
低功耗
—
I
CC
= 30毫安
—
I
SB
= 4毫安
完全异步和同步读写
手术
空，满，半满和可编程几乎空
和几乎满状态标志
重传功能
输出使能（ OE ）引脚
独立的读写使能引脚
支持自由运行的50％占空比的时钟输入
宽度扩展能力
深度扩展能力
64引脚10×10 STQFP
引脚兼容的密度升级到CY7C42X5V - ASC
族
为CY7C4255 / 65 / 85分之75引脚兼容3.3V的解决方案
D
0 – 17
功能说明
该CY7C4255 / 65 /75 / 85V是高速，低功耗，先在
先出（ FIFO ）存储器与主频的读写接口安排
ES 。都是18位宽，且引脚/功能兼容
在CY7C42X5V
同步
FIFO的家庭。
该
CY7C4255 / 65 /75 / 85V可级联增加FIFO
深度。可编程特性包括殆满/殆
空标志。这些FIFO提供了各种各样的解决方案
数据缓冲的需求，包括高速数据采集， multipro-
处理器接口和通信缓冲。
这些FIFO具有18位输入和输出端口是CON-
由独立的时钟受控和使能信号。输入端口是
通过一个自由运行的时钟（ WCLK ）和写使能控制
销（ WEN） 。
当文被声明时，数据被写入到FIFO的上升
在WCLK信号的边沿。虽然温保持有效，数据continu-
同盟写入到每个循环的FIFO中。输出端口被控制
在通过一个自由运行的类似方式读出时钟（ RCLK ）和读
使能引脚（ REN） 。此外， CY7C4255 / 65 /75 / 85V有一个
输出使能引脚（ OE ） 。读写时钟可连接togeth-
ER单时钟操作或两个时钟可运行indepen-
dently异步读/写应用程序。时钟频率
高达67 MHz的是可以实现的。
重传和同步殆满/殆空标志
功能都可以在这些设备上。
深度扩展，可以使用级联输入（ WXI ，
RXI ） ，级联输出（ WXO ， RXO ） ，并首先加载（ FL ）引脚。该
WXO和RXO引脚连接到的该WXI和RXI销
下一个设备，并且最后一个装置的WXO和RXO销应
连接到所述第一设备的WXI和RXI引脚。的FL销
所述第一设备被连接到V
SS
和所有其余devic-在FL销
上课应该连接到V
CC
.
逻辑框图
输入
注册
WCLK
文
写
控制
高
密度
双端口
RAM阵列
8Kx9
16Kx9
32Kx9
64Kx9
旗
节目
注册
旗
逻辑
FF
EF
PAE
PAF
SMODE
写
指针
读
指针
RS
RESET
逻辑
FL / RT
WXI
WXO / HF
RXI
RXO
扩张
逻辑
THREE- ST ATE
输出寄存器
OE
读
控制
4275V–1
Q
0 – 17
RCLK
任
赛普拉斯半导体公司
3901北一街
圣荷西
CA 95134
408-943-2600
2000年11月20日
CY7C4255V/CY7C4265V
CY7C4275V/CY7C4285V
引脚配置
V
CC
/ SMODE
STQFP
顶视图
RCLK
任
LD
OE
RS
V
CC
GND
EF
Q
17
Q
16
GND
Q
15
D
16
D
17
GND
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
D
15
D
14
D
13
D
12
D
11
D
10
D
9
D
8
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
CY7C4255V
CY7C4265V
CY7C4275V
CY7C4285V
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
Q
14
Q
13
GND
Q
12
Q
11
V
CC
Q
10
Q
9
GND
Q
8
Q
7
Q
6
Q
5
GND
Q
4
V
CC
4275V–3
FL / RT
WCLK
文
WXI
V
CC
PAF
RXI
FF
XO / HF
RXO
PAE
Q
0
Q
1
GND
Q
2
Q
3
功能说明
（续）
该CY7C4255 / 65 /75 / 85V提供了五种状态引脚。这些
引脚被解码，以确定五种状态之一：空， AL-
最空，半满，几乎完全和完全（见
表2）。
该
半满标志的股份WXO引脚。该标志是在有效
单机和宽度扩展配置。在深度
扩张，该引脚提供了扩展（ WXO ）信息
针对这样的用于指示下一个FIFO时它将是爱科特
氧基团。
空和满的标志是同步的，也就是说，它们改变
相对于任一读时钟（ RCLK ）或写时钟状态
（ WCLK ） 。当进入或离开空的状态中，标志是
完全由RCLK更新。该标志表示全州
由WCLK专门更新。同步标志架构设计师用手工
tecture保证标志仍然有效从一个
时钟周期到下一个。在几乎空/几乎满标志
成为同步，如果在V
CC
/ SMODE被连接到V
SS
。所有
配置采用了先进的0.35μ制
CMOS技术。输入ESD保护大于
2001V ，并且闩锁，防止通过使用保护环。
选购指南
7C4255/65/75/85V-10
最大频率（MHz ）
最大访问时间（纳秒）
最小周期时间（纳秒）
最小数据或启用设置（ NS ）
最小的数据或使保持（ NS ）
最大国旗延迟（ns ）
有源电力供应
电流（I
CC1
） （MA ）
广告
产业
100
8
10
3.5
0
8
30
7C4255/65/75/85V-15
66.7
10
15
4
0
10
30
35
7C4255/65/75/85V-25
40
15
25
6
1
15
30
CY7C4255V
密度
包
8K ×18
64引脚TQFP 10×10
CY7C4265V
16K ×18
64引脚TQFP 10×10
CY7C4275V
32K ×18
64引脚TQFP 10×10
CY7C4285V
64K ×18
64引脚TQFP 10×10
2
CY7C4255V/CY7C4265V
CY7C4275V/CY7C4285V
引脚德网络nitions
信号名称
D
0–17
Q
0–17
文
任
WCLK
描述
数据输入
数据输出
写使能
读使能
写时钟
I / O
I
O
I
I
I
数据输入一个18位的总线。
数据输出为18位的总线。
启用WCLK输入。
启用RCLK输入。
上升沿时钟数据到FIFO时，WEN为低和FIFO没有
满。当LD被断言， WCLK将数据写入到可编程标志污损
注册。
上升沿时钟数据从FIFO中取出时，REN为LOW和FIFO没有
空。当LD是断言， RCLK读出的数据可编程升旗的
偏移寄存器。
双模式引脚：
单个设备或宽度扩展 - 半满状态标志。
级联 - 写扩展输出信号，连接到一个设备的WXI 。
当EF为低电平时， FIFO为空。 EF同步到RCLK 。
当FF为低电平时， FIFO满。 FF同步到WCLK 。
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移
值编程到FIFO中。 PAE是异步的，当V
CC
/ SMODE绑
到V
CC
;它是同步的时候RCLK V
CC
/ SMODE被连接到V
SS
.
当PAF为低电平时，FIFO几乎完全基于几乎完全偏移值
编程到FIFO中。 PAF是异步的，当V
CC
/ SMODE被绑定到
V
CC
;它是同步的时候WCLK V
CC
/ SMODE被连接到V
SS
.
当LD为低电平，D
0–17
(Q
0–17
）被写入（读出）到（从）的programmable-
标志偏移寄存器。
双模式引脚：
级联 - 菊花链的第一个设备将有FL连接到V
SS
;所有其他
设备将有FL连接到V
CC
。在标准模式或宽度扩大，佛罗里达州绑
到V
SS
在所有设备上。
没有级联 - 连接到V
SS
。重传功能也可以在单机
模式被选通RT 。
级联 - 连接到以前的设备WXO 。
没有级联 - 连接到V
SS
.
级联 - 连接到以前的设备RXO 。
没有级联 - 连接到V
SS
.
级联 - 连接到下一个器件的RXI 。
重置设备以空状态。之前的初始读或写操作需要复位
上电后运行。
当OE是低电平时，FIFO的数据输出驱动它们是CON-巴士
连接的。如果OE为高电平时， FIFO的输出为高阻态（高阻）状态。
双模式引脚：
异步几乎空/几乎满标志 - 连接到V
CC
.
同步几乎空/几乎满标志 - 连接到V
SS
.
（几乎空同步到RCLK ，几乎全部同步到WCLK ）。
功能
RCLK
读时钟
I
WXO / HF
写扩张
出/半满标志
空标志
满标志
可编程
几乎是空的
可编程
几乎满
负载
首先加载/
重发
O
EF
FF
PAE
O
O
O
PAF
O
LD
FL / RT
I
I
WXI
RXI
RXO
RS
OE
V
CC
/ SMODE
写扩张
输入
扩展阅读
输入
扩展阅读
产量
RESET
OUTPUT ENABLE
同步
几乎空/
几乎满标志
I
I
O
I
I
I
3
CY7C4255V/CY7C4265V
CY7C4275V/CY7C4285V
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
存储温度................................ -65 ° C至+ 150°C
环境温度与
电源应用............................................ -55°C至+ 125°C
电源电压对地电位.........- 0.5V至V
CC
+0.5V
直流电压应用到输出的
在高Z状态.........................................- 0.5V至V
CC
+0.5V
直流输入电压
..........................................0.5V
到V
CC
+0.5V
输出电流为输出（ LOW ） ............................. 20毫安
静电放电电压........................................... >2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ....... >200毫安
工作范围
范围
广告
产业
[1]
环境
温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
CC
[2]
3.3V ± 300 mV的
3.3V ± 300 mV的
电气特性
在整个工作范围
[3]
7C4255/65/75/
85V-10
参数
V
OH
V
OL
V
IH[4]
V
IL[4]
I
IX
I
OZL
I
OZH
I
CC1[5]
I
SB[6]
描述
输出高
电压
测试条件
V
CC
=最小值，我
OH
= -1.0毫安
V
CC
= 3.0V 。我
OH
= -2.0毫安
分钟。
2.4
0.4
2.0
–0.5
V
CC
=最大。
OE > V
IH
,
V
SS
＆ LT ; V
O
＆ LT ; V
CC
Com'l
IND
Com'l
IND
4
–10
–10
V
CC
0.8
+10
+10
30
2.0
–0.5
–10
–10
马克斯。
7C4255/65/75/
85V-15
分钟。
2.4
0.4
V
CC
0.8
+10
+10
30
35
4
4
4
2.0
–0.5
–10
–10
马克斯。
7C4255/65/75/
85V-25
分钟。
2.4
0.4
V
CC
0.8
+10
+10
30
马克斯。
单位
V
V
V
V
A
A
mA
mA
mA
mA
输出低电压V
CC
=最小值，我
OL
= 4.0毫安
AGE
V
CC
= 3.0V 。我
OL
= 8.0毫安
输入高
电压
输入低
电压
输入漏
当前
输出OFF ，
高阻电流
有功
电源电流
平均待机
当前
电容
[7]
参数
C
IN
C
OUT
描述
输入电容
输出电容
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 3.3V
马克斯。
5
7
单位
pF
pF
注意事项：
1. T
A
是外壳温度的「即时」 。
2. V
CC
范围为商业-10纳秒为3.3V ± 150mV的。
3.请参见本规范A组分组测试信息的最后一页。
4. V
IH
和V
IL
规范适用于除WXI ， RXI所有输入。该WXI ， RXI引脚不是TTL输入。它被连接到任何RXO ，的WXO
以前的设备或V
SS
.
5.输入信号从0V切换到3V以小于3纳秒，时钟的上升/下降时间和时钟使能开关，在20兆赫，而数据输入切换频率为10 MHz 。输出
被卸载。
6.所有输入= V
CC
- 0.2V ，除了RCLK和WCLK （即在频率= 0兆赫） ，和FL / RT是在V
SS
。所有输出卸载。
7.测试开始后任何设计变更，可能会影响这些参数。
4
QQ：2881677436 复制
