CY7C4255
CY7C4265
8K / 16K ×18深同步FIFO的
特点
高速，低功耗，先入先出（ FIFO ）
回忆
8K ×18 （ CY7C4255 ）
16K ×18 （ CY7C4265 ）
0.5微米CMOS工艺，以获得最佳速度/功耗
高速100 MHz工作频率（ 10 ns的读/写周期
次）
低功耗 - 我
CC
= 45毫安
完全异步和同步读写
手术
空，满，半满和可编程几乎空
和几乎满状态标志
TTL兼容
重传功能
输出使能（ OE ）引脚
独立的读写使能引脚
中心电源和接地引脚，可降低噪音
支持自由运行的50％占空比的时钟输入
宽度扩展能力
深度扩展能力
64引脚PLCC封装， 64引脚TQFP和64引脚STQFP
引脚兼容的密度升级到CY7C42X5家庭
引脚兼容的密度提升到
IDT72205/15/25/35/45
18位宽，且引脚/功能兼容的
CY7C42X5同步FIFO的家庭。该CY7C4255 / 65可
进行级联，以增加的FIFO深度。可编程特性
包括几乎满/殆空标志。这些FIFO提供
对于各种各样的数据缓冲需求的解决方案，包括
高速数据采集，多处理器接口和commu-
通信业缓冲。
这些FIFO具有18位输入和输出端口是CON-
由独立的时钟受控和使能信号。输入端口是
一个自由运行的时钟（ WCLK ）和写控制恩
能引脚（ WEN） 。
当文被声明时，数据被写入到FIFO的上升
在WCLK信号的边沿。虽然温保持有效，数据continu-
同盟写入到每个循环的FIFO中。输出端口被控制
在通过一个自由运行的类似方式读出时钟（ RCLK ）和读
使能引脚（ REN） 。此外， CY7C4255 / 65有一个输出
使能引脚（ OE ） 。的读取和写入时钟可连接在一起
单时钟操作或两个时钟可以独立的运行
异步读/写应用程序。时钟频率高达100
兆赫是可以实现的。
重传和同步殆满/殆空标志
功能都可以在这些设备上。
深度扩展，可以使用级联输入（ WXI ，
RXI ） ，级联输出（ WXO ， RXO ） ，并首先加载（ FL ）引脚。该
WXO和RXO引脚连接到的该WXI和RXI销
下一个设备，并且最后一个装置的WXO和RXO销应
连接到所述第一设备的WXI和RXI引脚。的FL销
所述第一设备被连接到V
SS
和所有其余devic-在FL销
上课应该连接到V
CC
.
功能说明
该CY7C4255 / 65是高速，低功耗，先入先出
（FIFO ）存储器与时钟频率的读写接口。所有
逻辑框图
D
0 – 17
输入
注册
WCLK
文
写
控制
旗
节目
注册
内存
ARRAY
8K ×18
16K ×18
写
指针
旗
逻辑
FF
EF
PAE
PAF
SMODE
读
指针
RS
RESET
逻辑
FL / RT
WXI
WXO / HF
RXI
RXO
扩张
逻辑
三态
输出寄存器
OE
读
控制
4255–1
Q
0 – 17
RCLK
任
赛普拉斯半导体公司
3901北一街
圣荷西
CA 95134
408-943-2600
2000年4月21日
CY7C4255
CY7C4265
销刀豆网络gurations
任
LD
OE
RS
V
CC
GND
EF
Q
17
Q
16
GND
Q
15
V
CC
/ SMODE
PLCC
顶视图
RCLK
任
LD
OE
RS
GND
GND
GND
Q
15
V
CC
V
CC
Q
17
D
16
D
17
GND
RCLK
TQFP / STQFP
顶视图
9 8 7
D
14
D
13
D
12
D
11
D
10
D
9
V
CC
D
8
GND
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
6 5
4
3 2 1 68 67 66 65 64 63 62 61
60
59
58
57
56
55
V
CC
/ SMODE
Q
14
Q
13
GND
Q
12
Q
11
V
CC
Q
10
Q
9
GND
Q
8
Q
7
V
CC
Q
6
Q
5
GND
Q
4
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
D
15
D
14
D
13
D
12
D
11
D
10
D
9
D
8
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
Q
14
Q
13
GND
Q
12
Q
11
V
CC
Q
10
Q
9
GND
Q
8
Q
7
Q
6
Q
5
GND
Q
4
V
CC
Q
16
D
15
D
16
D
17
EF
CY7C4255
CY7C4265
54
53
52
51
50
49
48
47
46
45
44
CY7C4255
CY7C4265
2728 2930 3132 33 34 35 36 37 38 3940
PAE
FL / RT
PAF
文
WXI
RXI
FF
WXO / HF
RXO
WCLK
GND
V
CC
Q
0
Q
1
4142 43
V
CC
Q
2
Q
3
4255–3
FL / RT
WCLK
文
WXI
V
CC
PAF
RXI
FF
WXO / HF
RXO
PAE
Q
0
Q
1
GND
Q
2
4255–2
Q
3
功能说明
（续）
该CY7C4255 / 65提供了五种状态引脚。这些引脚解码
确定的五个州之一：空，几乎空，半满， AL-
最全面和完整。半满标志的股份WXO引脚。此标志
是在单独的与宽度膨胀配置有效。在
深度拓展，该引脚提供了扩展
是，用于对信号的下一个FIFO（ WXO ）信息
当它被激活。
空和满的标志是同步的，也就是说，它们改变
相对于国家或者读时钟（ RCLK ）或写
时钟（ WCLK ） 。当进入或退出空状态时，
标志由RCLK完全更新。该标志表示完整
国家是由WCLK专门更新。同步标志
架构保证标志仍然有效，从
一个时钟周期到下一个。在几乎空/几乎满
标志成为同步，如果在V
CC
/ SMODE被连接到V
SS
.
所有的配置都采用了先进的0.5μ制造
CMOS技术。输入ESD保护大于
2001V ，并且闩锁，防止通过使用保护环。
选购指南
7C4255/65–10
最大频率（MHz ）
最大访问时间（纳秒）
最小周期时间（纳秒）
最小数据或启用设置（ NS ）
最小的数据或使保持（ NS ）
最大国旗延迟（ns ）
有源电力供应
电流（I
CC1
） （MA ）
广告
产业
CY7C4255
密度
包
8K ×18
64-pin
PLCC ， TQFP ，
STQFP
100
8
10
3
0.5
8
45
50
CY7C4265
16K X18
64-pin
PLCC ， TQFP ，
STQFP
7C4255/65–15
66.7
10
15
4
1
10
45
50
7C4255/65–25
40
15
25
6
1
15
45
50
7C4255/65–35
28.6
20
35
7
2
20
45
50
2
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
CY7C4255
CY7C4265
引脚德网络nitions
信号名称
D
0 –17
Q
0–17
文
任
WCLK
描述
数据输入
数据输出
写使能
读使能
写时钟
I / O
I
O
I
I
I
数据输入一个18位的总线。
数据输出为18位的总线。
启用WCLK inpu.t
启用RCLK输入。
上升沿时钟数据到FIFO时，WEN为低和FIFO没有
满。当LD被断言， WCLK将数据写入到可编程标志污损
注册。
上升沿时钟数据从FIFO中取出时，REN为LOW和FIFO没有
空。当LD是断言， RCLK读出的数据可编程的标志，场外
设置寄存器。
双模式引脚：
单个设备或宽度扩展 - 半满状态标志。
级联 - 写扩展输出信号，连接到一个设备的WXI 。
当EF为低电平时， FIFO为空。 EF同步到RCLK 。
当FF为低电平时， FIFO满。 FF同步到WCLK 。
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移
值编程到FIFO中。 PAE是异步的，当V
CC
/ SMODE绑
到V
CC
;它是同步的时候RCLK V
CC
/ SMODE被连接到V
SS
.
当PAF为低电平时，FIFO几乎完全基于几乎完全偏移值
编程到FIFO中。 PAF是异步的，当V
CC
/ SMODE被绑定到
V
CC
;它是同步的时候WCLK V
CC
/ SMODE被连接到V
SS
.
当LD为低电平，D
0–17
(Q
0–17
）被写入（读出）到（从）的可编程
BLE -标志偏移寄存器。
双模式引脚：
级联 - 菊花链的第一个设备将有FL连接到V
SS
;所有其他
设备将有FL连接到V
CC
。在标准模式或宽度扩大，佛罗里达州绑
到V
SS
在所有设备上。
没有级联 - 连接到V
SS
。重传功能也可以在单机
模式被选通RT 。
级联 - 连接到以前的设备WXO 。
没有级联 - 连接到V
SS
.
级联 - 连接到以前的设备RXO 。
没有级联 - 连接到V
SS
.
级联 - 连接到下一个器件的RXI 。
重置设备以空状态。之前的初始读或写操作需要复位
上电后运行。
当OE是低电平时，FIFO的数据输出驱动它们是CON-巴士
连接的。如果OE为高电平时， FIFO的输出为高阻态（高阻）状态。
双模式引脚：
异步几乎空/几乎满标志 - 连接到V
CC
.
同步几乎空/几乎满标志 - 连接到V
SS
.
（几乎空同步到RCLK ，几乎全部同步到WCLK ）。
功能
RCLK
读时钟
I
WXO / HF
写扩张
出/半满标志
空标志
满标志
可编程
几乎是空的
可编程
几乎满
负载
首先加载/
重发
O
EF
FF
PAE
O
O
O
PAF
O
LD
FL / RT
I
I
WXI
RXI
RXO
RS
OE
V
CC
/ SMODE
写扩张
输入
扩展阅读
输入
扩展阅读
产量
RESET
OUTPUT ENABLE
同步
几乎空/
几乎满标志
I
I
O
I
I
I
3
CY7C4255
CY7C4265
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
存储温度................................ -65 ° C至+ 150°C
环境温度与功耗的应用。 -55 ° C至+ 125°C
电源电压对地电位............... -0.5V至+ 7.0V
直流电压应用到输出的
在高Z状态.............................................. 。 -0.5V至+ 7.0V
直流输入电压
..........................................0.5V
到V
CC
+0.5V
范围
广告
产业
[1]
输出电流为输出（ LOW ） ............................. 20毫安
静电放电电压........................................... >2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ....... >200毫安
工作范围
环境
温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
CC
5V
±
10%
5V
±
10%
电气特性
在整个工作范围
[2]
7C42X5–10
参数
V
OH
V
OL
V
IH[3]
V
IL[4]
I
IX
I
OZL
I
OZH
I
CC1[5]
I
CC2[6]
描述
输出高电压
输出低电压
输入高电压
输入低电压
输入漏
当前
输出OFF ，
高阻电流
有源电力供应
当前
平均待机
当前
V
CC
=最大。
OE > V
IH
,
V
SS
＆ LT ; V
O
＆ LT ; V
CC
Com'l
IND
Com'l
IND
测试条件
V
CC
=最小值，
I
OH
= -2.0毫安
V
CC
=最小值，
I
OL
= 8.0毫安
2.0
–0.5
–10
–10
分钟。
2.4
0.4
V
CC
0.8
+10
+10
45
50
10
15
2.0
–0.5
–10
–10
马克斯。
7C42X5–15
分钟。
2.4
0.4
V
CC
0.8
+10
+10
45
50
10
15
2.0
–0.5
–10
–10
马克斯。
7C42X5–25
分钟。
2.4
0.4
V
CC
0.8
+10
+10
45
50
10
15
2.0
–0.5
–10
–10
马克斯。
7C42X5- 35
分钟。
2.4
0.4
V
CC
0.8
+10
+10
45
50
10
15
马克斯。
单位
V
V
V
V
A
A
mA
mA
mA
mA
电容
[7, 8]
参数
C
IN
C
OUT
描述
输入电容
输出电容
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 5.0V
马克斯。
5
7
单位
pF
pF
注意事项：
1. T
A
是外壳温度的「即时」 。
2.请参见本规范A组分组测试信息的最后一页。
3. V
IH
和V
IL
规范适用于除WXI ， RXI所有输入。该WXI ， RXI引脚不是TTL输入。它被连接到任何RXO ，的WXO
以前的设备或V
SS
.
4. V
IH
和V
IL
规范适用于除WXI ， RXI所有输入。该WXI ， RXI引脚不是TTL输入。它被连接到任何RXO ，的WXO
以前的设备或V
SS.
5.输入信号从0V切换到3V以小于3纳秒，时钟的上升/下降时间和时钟使能开关，在20兆赫，而数据输入切换频率为10 MHz 。输出
被卸载。我
CC
1 （典型值） = （ 25毫安+ （频率-20兆赫） * （1.0毫安/ MHz）的）
6.所有输入= V
CC
- 0.2V ，除RCLK和WCLK （这是在开关频率= 20 MHz）的，和FL / RT是在V
ss
。所有输出卸载。
7.测试开始后任何设计变更，可能会影响这些参数。
8.测试开始后任何可能影响这些参数的变化过程。
4
CY7C4255
CY7C4265
交流测试负载和波形
[9, 10]
R1 1.1
5V
产量
C
L
INCLUDING
夹具
范围
R2
680
4255–4
所有的输入脉冲
3.0V
GND
≤
3纳秒
90%
10%
90%
10%
≤
3纳秒
4255–5
相当于：
戴维南等效
410
产量
1.91V
开关特性
在整个工作范围
7C42X5–10
参数
t
S
t
A
t
CLK
t
CLKH
t
CLKL
t
DS
t
DH
t
ENS
t
ENH
t
RS
t
RSR
t
RSF
t
PRT
t
RTR
t
OLZ
t
OE
t
OHZ
t
WFF
t
REF
t
PAFasynch
t
PAFsynch
t
PAEasynch
描述
时钟周期频率
数据访问时间
时钟周期时间
时钟高电平时间
时钟低电平时间
数据建立时间
数据保持时间
使建立时间
能保持时间
复位脉冲宽度
[11]
复位恢复时间
重置为国旗和输出时间
重发脉冲宽度
重发恢复时间
输出使能到输出中低Z
[12]
输出使能到输出有效
输出使能到输出中高Z
[12]
写时钟为全旗
读时钟为空标志
时钟可编程几乎满标志
[13]
（异步模式下，V
CC
/ SMODE连接到V
CC
)
时钟可编程几乎满标志
（同步模式下，V
CC
/ SMODE连接到V
SS
)
时钟可编程几乎空标志
[13]
（异步模式下，V
CC
/ SMODE连接到V
CC
)
30
60
0
3
3
7
7
8
8
12
8
12
2
10
4.5
4.5
3
0.5
3
0.5
10
8
10
35
65
0
3
3
8
8
10
10
16
10
16
分钟。
马克斯。
100
8
2
15
6
6
4
1
4
1
15
10
15
45
75
0
3
3
12
12
15
15
20
15
20
7C42X5–15
分钟。
马克斯。
66.7
10
2
25
10
10
6
1
6
1
25
15
25
55
85
0
3
3
15
15
20
20
25
20
25
7C42X5–25
分钟。
马克斯。
40
15
2
35
14
14
7
2
7
2
35
20
35
7C42X5–35
分钟。
马克斯。
28.6
20
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注意事项：
9. C
L
= 30 pF适用于所有交流的参数，除了在t
OHZ
.
10. C
L
= 5 pF的对于T
OHZ
.
11.脉冲宽度小于最小值是不允许的。
12.价值由设计保证，目前尚未进行测试。
13. t
PAFasynch
, t
PAEasynch
之后，程序寄存器的写操作是无效的，直到5纳秒+ T
PAF （ E）
.
5
CY7C4255
CY7C4265
8K / 16K ×18深同步FIFO的
特点
高速，低功耗，先入先出（ FIFO ）
回忆
8K ×18 （ CY7C4255 ）
16K ×18 （ CY7C4265 ）
0.5微米CMOS工艺，以获得最佳速度/功耗
高速100 MHz工作频率（ 10 ns的读/写周期
次）
低功耗 - 我
CC
= 45毫安
完全异步和同步读写
手术
空，满，半满和可编程几乎空
和几乎满状态标志
TTL兼容
重传功能
输出使能（ OE ）引脚
独立的读写使能引脚
中心电源和接地引脚，可降低噪音
支持自由运行的50％占空比的时钟输入
宽度扩展能力
深度扩展能力
64引脚TQFP和64引脚STQFP
引脚兼容的密度升级到CY7C42X5家庭
引脚兼容的密度提升到
IDT72205/15/25/35/45
无铅封装
功能说明
该CY7C4255 / 65是高速，低功耗，先入先出
（FIFO ）存储器与时钟频率的读写接口。所有
18位宽，且引脚/功能兼容的
CY7C42X5同步FIFO的家庭。该CY7C4255 / 65可
进行级联，以增加的FIFO深度。可编程特性
包括几乎满/殆空标志。这些FIFO提供
对于各种各样的数据缓冲需求的解决方案，包括
高速数据采集，多处理器接口和commu-
通信业缓冲。
这些FIFO具有18位输入和输出端口是
由单独的时钟和使能信号来控制。输入端口
由一个自由运行的时钟（ WCLK ）和写控制
使能引脚（ WEN） 。当文被声明时，数据被写入到
FIFO的WCLK信号的上升沿。虽然温举行
活性，数据被连续地写入到在每个周期的FIFO中。该
输出端口通过一个自由运行的读控制以类似的方式
时钟（ RCLK ）和读使能引脚（ REN） 。此外，该
CY7C4255 / 65有一个输出使能引脚（ OE ） 。该读写
时钟可以被捆绑在一起的单时钟操作或两个
时钟可以独立进行异步读运行/写应用程序
阳离子。时钟频率高达100 MHz是可以实现的。
重传和同步殆满/殆空标志
功能都可以在这些设备上。
深度扩展，可以使用级联输入（ WXI ，
RXI ） ，级联输出（ WXO ， RXO ） ，并首先加载（ FL ）引脚。该
WXO和RXO引脚连接到的该WXI和RXI销
下一个设备，并且最后一个装置的WXO和RXO销应
连接到所述第一设备的WXI和RXI引脚。的FL销
所述第一设备被连接到V
SS
和所有的FL销的其余
设备应当连接到V
CC
.
逻辑框图
D
0–17
输入
注册
WCLK
文
写
控制
旗
节目
注册
内存
ARRAY
8K ×18
16K ×18
写
指针
旗
逻辑
FF
EF
PAE
PAF
SMODE
读
指针
RS
RESET
逻辑
FL / RT
WXI
WXO / HF
RXI
RXO
扩张
逻辑
三态
输出寄存器
Q
0–17
OE
读
控制
RCLK
任
赛普拉斯半导体公司
文件编号： 38-06004牧师* C
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年8月2日
CY7C4255
CY7C4265
销刀豆网络gurations
任
LD
OE
RS
V
CC
GND
EF
Q
17
Q
16
GND
Q
15
V
CC
/ SMODE
TQFP / STQFP
顶视图
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
D
16
D
17
GND
RCLK
FL / RT
WCLK
文
WXI
V
CC
PAF
RXI
FF
WXO / HF
RXO
PAE
Q
0
Q
1
GND
Q
2
功能说明
（续）
该CY7C4255 / 65提供了五种状态引脚。这些引脚
解码，以确定五种状态之一：空，几乎
空，半满，几乎完全和完整。半满标志
股WXO引脚。这个标志是有效的，在独立的和
宽度扩展配置。在深度扩大，这
引脚提供了扩展（ WXO ）信息用于
信号的下一个FIFO中时，它就会被激活。
空和满的标志是同步的，也就是说，它们改变
相对于国家或者读时钟（ RCLK ）或写
时钟（ WCLK ） 。当进入或退出空状态时，
标志由RCLK完全更新。该标志表示完整
国家是由WCLK专门更新。同步标志
架构保证标志仍然有效，从
一个时钟周期到下一个。在几乎空/几乎满
标志成为同步，如果在V
CC
/ SMODE被连接到V
SS
.
所有的配置都采用了先进的0.5μ制造
CMOS技术。输入ESD保护大于
2001V ，并且闩锁，防止通过使用保护环。
选购指南
7C4255/65-10
最大频率（MHz ）
最大访问时间（纳秒）
最小周期时间（纳秒）
最小数据或启用设置（ NS ）
最小的数据或使保持（ NS ）
最大国旗延迟（ns ）
有源电力供应
电流（I
CC1
） （MA ）
广告
产业
100
8
10
3
0.5
8
45
50
CY7C4265
16K X18
64引脚TQFP ，
STQFP
7C4255/65-15
66.7
10
15
4
1
10
45
50
7C4255/65-25
40
15
25
6
1
15
45
50
7C4255/65-35
28.6
20
35
7
2
20
45
50
CY7C4255
密度
包
8K ×18
64引脚TQFP ，
STQFP
文件编号： 38-06004牧师* C
Q
3
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
D
15
D
14
D
13
D
12
D
11
D
10
D
9
D
8
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
CY7C4255
CY7C4265
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
Q
14
Q
13
GND
Q
12
Q
11
V
CC
Q
10
Q
9
GND
Q
8
Q
7
Q
6
Q
5
GND
Q
4
V
CC
第22页2
CY7C4255
CY7C4265
引脚说明
信号名称
D
0 –17
Q
0–17
文
任
WCLK
RCLK
描述
数据输入
数据输出
写使能
读使能
写时钟
读时钟
I / O
I
O
I
I
I
I
数据输入一个18位的总线。
数据输出为18位的总线。
启用WCLK输入。
启用RCLK输入。
上升沿时钟数据写入FIFO ，当温低， FIFO未满。
当LD被断言， WCLK将数据写入到可编程标志偏移寄存器。
上升沿时钟数据从FIFO中取出时，REN为LOW和FIFO没有
空。当LD是断言， RCLK读出的数据的可编程标志偏移
注册。
双模式引脚：
单个设备或宽度扩展 - 半满状态标志。
级联 - 写扩展输出信号，连接到一个设备的WXI 。
当EF为低电平时， FIFO为空。 EF同步到RCLK 。
当FF为低电平时， FIFO满。 FF同步到WCLK 。
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移值
编程到FIFO中。 PAE是异步的，当V
CC
/ SMODE被连接到V
CC
;它
同步时RCLK V
CC
/ SMODE被连接到V
SS
.
当PAF为低电平时，FIFO几乎完全基于几乎完全偏移值
编程到FIFO中。 PAF是异步的，当V
CC
/ SMODE被连接到V
CC
;它
同步时WCLK V
CC
/ SMODE被连接到V
SS
.
当LD为低电平，D
0–17
(Q
0–17
）写（读）到（离）编程
梅布尔旗偏移寄存器。
双模式引脚：
级联 - 菊花链的第一个设备将有FL连接到V
SS
;所有其他设备
将有FL连接到V
CC
。在标准模式或宽度扩大，佛罗里达州是连接到V
SS
所有
设备。
没有级联 - 连接到V
SS
。重传功能也可以在单机模式
通过选通RT 。
级联 - 连接到以前的设备WXO 。
没有级联 - 连接到V
SS
.
级联 - 连接到以前的设备RXO 。
没有级联 - 连接到V
SS
.
级联 - 连接到下一个器件的RXI 。
重置设备以空状态。之前的初始读或写操作需要复位
上电后运行。
当OE为低电平时，FIFO的数据输出驱动它们所连接的总线。
如果OE为高电平时， FIFO的输出为高阻态（高阻）状态。
双模式引脚：
异步几乎空/几乎满标志 - 连接到V
CC
.
同步几乎空/几乎满标志 - 连接到V
SS
.
（几乎空同步到RCLK ，几乎全部同步到WCLK ）。
功能
WXO / HF
写扩张
出/半满标志
空标志
满标志
可编程
几乎是空的
可编程
几乎满
负载
首先加载/
重发
O
EF
FF
PAE
O
O
O
PAF
O
LD
FL / RT
I
I
WXI
RXI
RXO
RS
OE
V
CC
/ SMODE
写扩张
输入
扩展阅读
输入
扩展阅读
产量
RESET
OUTPUT ENABLE
同步
几乎空/
几乎满标志
I
I
O
I
I
I
文件编号： 38-06004牧师* C
第22页3
CY7C4255
CY7C4265
最大额定值
[1]
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
储存温度................................- 65 × C至+ 150 ×C
环境温度与功耗的应用。 - 55 ° C至+ 125°C
电源电压对地电位............... -0.5V至+ 7.0V
直流电压应用到输出的
在高Z状态.............................................. 。 -0.5V至+ 7.0V
直流输入电压
..........................................0.5V
到V
CC
+0.5V
范围
广告
产业
[3]
输出电流为输出（ LOW ） ............................. 20毫安
静电放电电压............................................ >2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ....... >200毫安
工作范围
[2]
环境
温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
CC
5V
±
10%
5V
±
10%
电气特性
在整个工作范围
[3]
7C42X5-10
参数
V
OH
V
OL
V
IH[4]
V
IL[4]
I
IX
I
OZL
I
OZH
I
CC1[5]
I
CC2[6]
描述
输出高电压
输出低电压
输入高电压
输入低电压
输入漏
当前
输出OFF ，
高阻电流
有源电力供应
当前
平均待机
当前
V
CC
=最大。
OE > V
IH
,
V
SS
＆ LT ; V
O
＆ LT ; V
CC
Com'l
IND
Com'l
IND
测试条件
V
CC
=最小值，
I
OH
= -2.0毫安
V
CC
=最小值，
I
OL
= 8.0毫安
2.0
–0.5
–10
–10
分钟。
2.4
0.4
V
CC
0.8
+10
+10
45
50
10
15
2.0
–0.5
–10
–10
马克斯。
7C42X5-15
分钟。
2.4
0.4
V
CC
0.8
+10
+10
45
50
10
15
2.0
–0.5
–10
–10
马克斯。
7C42X5-25
分钟。
2.4
0.4
V
CC
0.8
+10
+10
45
50
10
15
2.0
–0.5
–10
–10
马克斯。
7C42X5-35
分钟。
2.4
0.4
V
CC
0.8
+10
+10
45
50
10
15
马克斯。
单位
V
V
V
V
A
A
mA
mA
mA
mA
电容
[7, 8]
参数
C
IN
C
OUT
描述
输入电容
输出电容
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 5.0V
马克斯。
5
7
单位
pF
pF
注意事项：
1.任何输入或I / O引脚上的电压不能超过电期间的电源引脚。
2. T
A
是外壳温度的「即时」 。
3.请参见本规范A组分组测试信息的最后一页。
4. V
IH
和V
IL
规范适用于除WXI ， RXI所有输入。该WXI ， RXI引脚不是TTL输入。它连接到任何RXO ，前一设备的WXO
或V
SS
.
5.输入信号从0V切换到3V以小于3纳秒，时钟的上升/下降时间和时钟使能开关，在20兆赫，而数据输入切换频率为10 MHz 。输出
被卸载。我
CC
1 （典型值） = （25 MA + （频率 - 20兆赫） * （1.0毫安/ MHz）的） 。
6.所有输入= V
CC
- 0.2V ，除RCLK和WCLK （这是在开关频率= 20 MHz）的，和FL / RT是在V
SS
。所有输出卸载。
7.测试开始后任何设计变更，可能会影响这些参数。
8.测试开始后任何可能影响这些参数的变化过程。
文件编号： 38-06004牧师* C
第22页4
CY7C4255
CY7C4265
交流测试负载和波形
[9, 10]
R1 1.1
5V
产量
C
L
INCLUDING
夹具
范围
R2
680
3.0V
GND
≤
3纳秒
所有的输入脉冲
90%
10%
90%
10%
≤
3纳秒
相当于：
戴维南等效
410
产量
1.91V
开关特性
在整个工作范围
7C42X5-10
参数
t
S
t
A
t
CLK
t
CLKH
t
CLKL
t
DS
t
DH
t
ENS
t
ENH
t
RS
t
RSR
t
RSF
t
PRT
t
RTR
t
OLZ
t
OE
t
OHZ
t
WFF
t
REF
t
PAFasynch
t
PAFsynch
t
PAEasynch
t
PAEsynch
t
HF
t
XO
描述
时钟周期频率
数据访问时间
时钟周期时间
时钟高电平时间
时钟低电平时间
数据建立时间
数据保持时间
使建立时间
能保持时间
复位脉冲
宽度
[11]
复位恢复时间
重置为国旗和输出时间
重发脉冲宽度
重发恢复时间
输出使能到输出低
输出使能到输出有效
输出使能到输出高
写时钟为全旗
读时钟为空标志
时钟可编程几乎满标志
[13]
（异步模式下，V
CC
/ SMODE连接到V
CC
)
时钟可编程几乎满标志
（同步模式下，V
CC
/ SMODE连接到V
SS
)
时钟可编程几乎空标志
[13]
（异步模式下，V
CC
/ SMODE连接到V
CC
)
时钟可编程几乎满标志
（同步模式下，V
CC
/ SMODE连接到V
SS
)
时钟到半满标志
时钟输出扩展
Z
[12]
Z
[12]
30
60
0
3
3
7
7
8
8
12
8
12
8
12
6
2
10
4.5
4.5
3
0.5
3
0.5
10
8
10
35
65
0
3
3
8
8
10
10
16
10
16
10
16
10
分钟。
马克斯。
100
8
2
15
6
6
4
1
4
1
15
10
15
45
75
0
3
3
12
12
15
15
20
15
20
15
20
15
7C42X5-15
分钟。
马克斯。
66.7
10
2
25
10
10
6
1
6
1
25
15
25
55
85
0
3
3
15
15
20
20
25
20
25
20
25
20
7C42X5-25
分钟。
马克斯。
40
15
2
35
14
14
7
2
7
2
35
20
35
7C42X5-35
分钟。
马克斯。
28.6
20
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注意事项：
9. C
L
= 30 pF适用于所有交流的参数，除了在t
OHZ
.
10. C
L
= 5 pF的对于T
OHZ
.
11.脉冲宽度小于最小值是不允许的。
12.价值由设计保证，目前尚未进行测试。
13. t
PAFasynch
, t
PAEasynch
之后，程序寄存器的写操作是无效的，直到5纳秒+ T
PAF （ E）
.
文件编号： 38-06004牧师* C
第22页5
CY7C4255
CY7C4265
8K / 16K ×18深同步FIFO的
特点
高速，低功耗，先入先出（ FIFO ）
回忆
8K ×18 （ CY7C4255 ）
16K ×18 （ CY7C4265 ）
0.5微米CMOS工艺，以获得最佳速度/功耗
高速100 MHz工作频率（ 10 ns的读/写周期
次）
低功耗 - 我
CC
= 45毫安
完全异步和同步读写
手术
空，满，半满和可编程几乎空
和几乎满状态标志
TTL兼容
重传功能
输出使能（ OE ）引脚
独立的读写使能引脚
中心电源和接地引脚，可降低噪音
支持自由运行的50％占空比的时钟输入
宽度扩展能力
深度扩展能力
64引脚TQFP和64引脚STQFP
引脚兼容的密度升级到CY7C42X5家庭
引脚兼容的密度提升到
IDT72205/15/25/35/45
18位宽，且引脚/功能兼容的
CY7C42X5同步FIFO的家庭。该CY7C4255 / 65可
进行级联，以增加的FIFO深度。可编程特性
包括几乎满/殆空标志。这些FIFO提供
对于各种各样的数据缓冲需求的解决方案，包括
高速数据采集，多处理器接口和commu-
通信业缓冲。
这些FIFO具有18位输入和输出端口是CON-
由独立的时钟受控和使能信号。输入端口是
一个自由运行的时钟（ WCLK ）和写控制恩
能引脚（ WEN） 。
当文被声明时，数据被写入到FIFO的上升
在WCLK信号的边沿。虽然温保持有效，数据continu-
同盟写入到每个循环的FIFO中。输出端口被控制
在通过一个自由运行的类似方式读出时钟（ RCLK ）和读
使能引脚（ REN） 。此外， CY7C4255 / 65有一个输出
使能引脚（ OE ） 。的读取和写入时钟可连接在一起
单时钟操作或两个时钟可以独立的运行
异步读/写应用程序。时钟频率高达100
兆赫是可以实现的。
重传和同步殆满/殆空标志
功能都可以在这些设备上。
深度扩展，可以使用级联输入（ WXI ，
RXI ） ，级联输出（ WXO ， RXO ） ，并首先加载（ FL ）引脚。该
WXO和RXO引脚连接到的该WXI和RXI销
下一个设备，并且最后一个装置的WXO和RXO销应
连接到所述第一设备的WXI和RXI引脚。的FL销
所述第一设备被连接到V
SS
和所有其余devic-在FL销
上课应该连接到V
CC
.
功能说明
该CY7C4255 / 65是高速，低功耗，先入先出
（FIFO ）存储器与时钟频率的读写接口。所有
逻辑框图
D
0 – 17
输入
注册
WCLK
文
写
控制
旗
节目
注册
内存
ARRAY
8K ×18
16K ×18
写
指针
旗
逻辑
FF
EF
PAE
PAF
SMODE
读
指针
RS
RESET
逻辑
FL / RT
WXI
WXO / HF
RXI
RXO
扩张
逻辑
三态
输出寄存器
OE
读
控制
4255–1
Q
0 – 17
RCLK
任
赛普拉斯半导体公司
文件编号： 38-06004牧师* B
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2004年8月11日
CY7C4255
CY7C4265
销刀豆网络gurations
任
LD
OE
RS
V
CC
GND
EF
Q
17
Q
16
GND
Q
15
V
CC
/ SMODE
TQFP / STQFP
顶视图
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
D
16
D
17
GND
RCLK
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
D
15
D
14
D
13
D
12
D
11
D
10
D
9
D
8
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
CY7C4255
CY7C4265
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
Q
14
Q
13
GND
Q
12
Q
11
V
CC
Q
10
Q
9
GND
Q
8
Q
7
Q
6
Q
5
GND
Q
4
V
CC
4255–3
FL / RT
WCLK
文
WXI
V
CC
PAF
RXI
FF
WXO / HF
RXO
PAE
Q
0
Q
1
GND
Q
2
Q
3
功能说明
（续）
该CY7C4255 / 65提供了五种状态引脚。这些引脚decod-
ED确定的五种状态之一：空，几乎空，半满，
几乎全满，饱满。半满标志的股份WXO引脚。此标志
是在单独的与宽度膨胀配置有效。在
深度拓展，该引脚提供了扩展
是，用于对信号的下一个FIFO（ WXO ）信息
当它被激活。
空和满的标志是同步的，也就是说，它们改变
相对于国家或者读时钟（ RCLK ）或写
时钟（ WCLK ） 。当进入或退出空状态时，
标志由RCLK完全更新。该标志表示完整
国家是由WCLK专门更新。同步标志
架构保证标志仍然有效，从
一个时钟周期到下一个。在几乎空/几乎满
标志成为同步，如果在V
CC
/ SMODE被连接到V
SS
.
所有的配置都采用了先进的0.5μ制造
CMOS技术。输入ESD保护大于
2001V ，并且闩锁，防止通过使用保护环。
选购指南
7C4255/65-10
最大频率（MHz ）
最大访问时间（纳秒）
最小周期时间（纳秒）
最小数据或启用设置（ NS ）
最小的数据或使保持（ NS ）
最大国旗延迟（ns ）
有源电力供应
电流（I
CC1
） （MA ）
广告
产业
100
8
10
3
0.5
8
45
50
CY7C4265
16K X18
7C4255/65-15
66.7
10
15
4
1
10
45
50
7C4255/65-25
40
15
25
6
1
15
45
50
7C4255/65-35
28.6
20
35
7
2
20
45
50
CY7C4255
密度
包
8K ×18
64引脚TQFP封装， STQFP 64引脚TQFP ， STQFP
文件编号： 38-06004牧师* B
第22页2
CY7C4255
CY7C4265
信号名称
D
0 –17
Q
0–17
文
任
WCLK
描述
数据输入
数据输出
写使能
读使能
写时钟
I / O
I
O
I
I
I
数据输入一个18位的总线。
数据输出为18位的总线。
启用WCLK inpu.t
启用RCLK输入。
上升沿时钟数据到FIFO时，WEN为低和FIFO没有
满。当LD被断言， WCLK将数据写入到可编程标志污损
注册。
上升沿时钟数据从FIFO中取出时，REN为LOW和FIFO没有
空。当LD是断言， RCLK读出的数据可编程的标志，场外
设置寄存器。
双模式引脚：
单个设备或宽度扩展 - 半满状态标志。
级联 - 写扩展输出信号，连接到一个设备的WXI 。
当EF为低电平时， FIFO为空。 EF同步到RCLK 。
当FF为低电平时， FIFO满。 FF同步到WCLK 。
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移
值编程到FIFO中。 PAE是异步的，当V
CC
/ SMODE绑
到V
CC
;它是同步的时候RCLK V
CC
/ SMODE被连接到V
SS
.
当PAF为低电平时，FIFO几乎完全基于几乎完全偏移值
编程到FIFO中。 PAF是异步的，当V
CC
/ SMODE被绑定到
V
CC
;它是同步的时候WCLK V
CC
/ SMODE被连接到V
SS
.
当LD为低电平，D
0–17
(Q
0–17
）被写入（读出）到（从）的可编程
BLE -标志偏移寄存器。
双模式引脚：
级联 - 菊花链的第一个设备将有FL连接到V
SS
;所有其他
设备将有FL连接到V
CC
。在标准模式或宽度扩大，佛罗里达州绑
到V
SS
在所有设备上。
没有级联 - 连接到V
SS
。重传功能也可以在单机
模式被选通RT 。
级联 - 连接到以前的设备WXO 。
没有级联 - 连接到V
SS
.
级联 - 连接到以前的设备RXO 。
没有级联 - 连接到V
SS
.
级联 - 连接到下一个器件的RXI 。
重置设备以空状态。之前的初始读或写操作需要复位
上电后运行。
当OE是低电平时，FIFO的数据输出驱动它们是CON-巴士
连接的。如果OE为高电平时， FIFO的输出为高阻态（高阻）状态。
双模式引脚：
异步几乎空/几乎满标志 - 连接到V
CC
.
同步几乎空/几乎满标志 - 连接到V
SS
.
（几乎空同步到RCLK ，几乎全部同步到WCLK ）。
功能
RCLK
读时钟
I
WXO / HF
写扩张
出/半满标志
空标志
满标志
可编程
几乎是空的
可编程
几乎满
负载
首先加载/
重发
O
EF
FF
PAE
O
O
O
PAF
O
LD
FL / RT
I
I
WXI
RXI
RXO
RS
OE
V
CC
/ SMODE
写扩张
输入
扩展阅读
输入
扩展阅读
产量
RESET
OUTPUT ENABLE
同步
几乎空/
几乎满标志
I
I
O
I
I
I
文件编号： 38-06004牧师* B
第22页3
CY7C4255
CY7C4265
最大额定值
[1]
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
存储温度................................ -65 ° C至+ 150°C
环境温度与功耗的应用。 -55 ° C至+ 125°C
电源电压对地电位............... -0.5V至+ 7.0V
直流电压应用到输出的
在高Z状态.............................................. 。 -0.5V至+ 7.0V
直流输入电压
..........................................0.5V
到V
CC
+0.5V
范围
广告
产业
[3]
输出电流为输出（ LOW ） ............................. 20毫安
静电放电电压............................................ >2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ....... >200毫安
工作范围
[2]
环境
温度
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
CC
5V
±
10%
5V
±
10%
电气特性
在整个工作范围
[3]
7C42X5–10
参数
V
OH
V
OL
V
IH[4]
V
IL
I
IX
I
OZL
I
OZH
I
CC1[6]
I
CC2
[7]
[5]
7C42X5–15
分钟。
2.4
马克斯。
7C42X5–25
分钟。
2.4
马克斯。
7C42X5- 35
分钟。
2.4
马克斯。
单位
V
0.4
2.0
–0.5
–10
–10
V
CC
0.8
+10
+10
45
50
10
15
V
V
V
A
A
mA
mA
mA
mA
描述
输出高电压
输出低电压
输入高电压
输入低电压
输入漏
当前
输出OFF ，
高阻电流
有源电力供应
当前
平均待机
当前
测试条件
V
CC
=最小值，
I
OH
= -2.0毫安
V
CC
=最小值，
I
OL
= 8.0毫安
分钟。
2.4
马克斯。
0.4
2.0
–0.5
V
CC
0.8
+10
+10
45
50
10
15
2.0
–0.5
–10
–10
0.4
V
CC
0.8
+10
+10
45
50
10
15
2.0
–0.5
–10
–10
0.4
V
CC
0.8
+10
+10
45
50
10
15
V
CC
=最大。
OE > V
IH
,
V
SS
＆ LT ; V
O
＆ LT ; V
CC
Com'l
IND
Com'l
IND
–10
–10
电容
[8, 9]
参数
C
IN
C
OUT
描述
输入电容
输出电容
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 5.0V
马克斯。
5
7
单位
pF
pF
注意事项：
1.任何输入或I / O引脚上的电压不能超过电期间的电源引脚。
2. T
A
是外壳温度的「即时」 。
3.请参见本规范A组分组测试信息的最后一页。
4. V
IH
和V
IL
规范适用于除WXI ， RXI所有输入。该WXI ， RXI引脚不是TTL输入。它被连接到任何RXO ，的WXO
以前的设备或V
SS
.
5. V
IH
和V
IL
规范适用于除WXI ， RXI所有输入。该WXI ， RXI引脚不是TTL输入。它被连接到任何RXO ，的WXO
以前的设备或V
SS.
6.输入信号从0V切换到3V以小于3纳秒，时钟的上升/下降时间和时钟使能开关，在20兆赫，而数据输入切换频率为10 MHz 。输出
被卸载。我
CC
1 （典型值） = （25 MA + （频率-20兆赫） * （1.0毫安/ MHz）的） 。
7，所有输入= V
CC
- 0.2V ，除RCLK和WCLK （这是在开关频率= 20 MHz）的，和FL / RT是在V
ss
。所有输出卸载。
8.测试开始后任何设计变更，可能会影响这些参数。
9.初步测试后任何可能影响这些参数的变化过程。
文件编号： 38-06004牧师* B
第22页4
CY7C4255
CY7C4265
交流测试负载和波形
[10, 11]
R1 1.1
5V
产量
C
L
INCLUDING
夹具
范围
R2
680
4255–4
所有的输入脉冲
3.0V
GND
≤
3纳秒
90%
10%
90%
10%
≤
3纳秒
4255–5
相当于：
戴维南等效
410
产量
1.91V
开关特性
在整个工作范围
7C42X5-10
参数
t
S
t
A
t
CLK
t
CLKH
t
CLKL
t
DS
t
DH
t
ENS
t
ENH
t
RS
t
RSR
t
RSF
t
PRT
t
RTR
t
OLZ
t
OE
t
OHZ
t
WFF
t
REF
t
PAFasynch
描述
时钟周期频率
数据访问时间
时钟周期时间
时钟高电平时间
时钟低电平时间
数据建立时间
数据保持时间
使建立时间
能保持时间
复位脉冲宽度
[12]
复位恢复时间
重置为国旗和输出时间
重发脉冲宽度
重发恢复时间
输出使能到输出低
输出使能到输出有效
输出使能到输出中高Z
[13]
写时钟为全旗
读时钟为空标志
时钟可编程几乎满标志
[13]
（异步模式下，V
CC
/ SMODE绑
V
CC
)
时钟可编程几乎满标志
（同步模式下，V
CC
/ SMODE连接到V
SS
)
时钟可编程几乎空标志
[14]
（异步模式下，V
CC
/ SMODE连接到V
CC
)
时钟可编程几乎满标志
（同步模式下，V
CC
/ SMODE连接到V
SS
)
时钟到半满标志
Z
[12]
30
60
0
3
3
7
7
8
8
12
2
10
4.5
4.5
3
0.5
3
0.5
10
8
10
35
65
0
3
3
8
8
10
10
16
分钟。
马克斯。
100
8
2
15
6
6
4
1
4
1
15
10
15
45
75
0
3
3
12
12
15
15
20
7C42X5-15
分钟。
马克斯。
66.7
10
2
25
10
10
6
1
6
1
25
15
25
55
85
0
3
3
15
15
20
20
25
7C42X5-25
分钟。
马克斯。
40
15
2
35
14
14
7
2
7
2
35
20
35
7C42X5-35
分钟。
马克斯。
28.6
20
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
PAFsynch
t
PAEasynch
t
PAEsynch
t
HF
8
12
8
12
10
16
10
16
15
20
15
20
20
25
20
25
ns
ns
ns
ns
注意事项：
10. C
L
= 30 pF适用于所有交流的参数，除了在t
OHZ
.
11. C
L
= 5 pF的对于T
OHZ
.
12.脉冲宽度小于最小值是不允许的。
13.价值由设计保证，目前尚未进行测试。
14. t
PAFasynch
, t
PAEasynch
之后，程序寄存器的写操作是无效的，直到5纳秒+ T
PAF （ E）
.
文件编号： 38-06004牧师* B
第22页5
CY7C4255 ， CY7C4265 ， CY7C4265A
8K / 16K ×18深同步FIFO的
特点
■
功能说明
该CY7C4255 / 65 / 65A是高速，低功耗，先入
先出（ FIFO ）存储器与时钟频率的读写接口。
都是18位宽，且引脚/功能兼容的
CY7C42X5同步FIFO的家庭。该CY7C4255 / 65 / 65A
可以级联，以增加FIFO深度。可编程
功能包括几乎全/近空标志。这些FIFO
对于各种各样的数据缓冲需求提供解决方案，包括
高速数据采集，多处理器接口和通信
阳离子缓冲。
这些FIFO具有18位输入和输出端口是
由单独的时钟和使能信号来控制。输入端口
由一个自由运行的时钟（ WCLK ）和写使能控制
销（ WEN） 。当文被声明时，数据被写入到FIFO的
在WCLK信号的上升沿。虽然温保持有效，数据contin-
ually写入到每个循环的FIFO中。输出端口被控制
通过类似的方式自由运行的读时钟（ RCLK ）和读
使能引脚（ REN） 。此外， CY7C4255 / 65 / 65A有一个输出
使能引脚（ OE ） 。的读取和写入时钟可连接在一起
单时钟操作或两个时钟可以独立的运行
异步读/写应用程序。时钟频率高达
100兆赫是可以实现的。
重传和同步殆满/殆空标志
功能都可以在这些设备上。深度扩张
可以使用级联输入（ WXI ， RXI ） ，级联输出
（ WXO ， RXO ） ，并首先加载（ FL ）引脚。该WXO和RXO引脚
连接到WXI和下一个设备的RXI引脚，并且WXO
和最后一个设备的RXO引脚应连接到WXI和
RXI销的第一个设备的。所述第一设备的FL引脚连接到V
SS
和所有其余设备的FL引脚应连接到V
CC
.
D
0–17
输入
注册
高速，低功耗，先入先出（ FIFO ）存储器
8K ×18 （ CY7C4255 ）
[1]
16K ×18 （ CY7C4265 / 4265A ）
0.5微米CMOS工艺的优化速度和力量
高速100 MHz的操作（ 10纳秒读取/写入周期时间）
低功耗 - 我
CC
= 45毫安
完全异步和同步读写
手术
空，满，半满，可编程几乎空
几乎满状态标志
TTL兼容
重传功能
输出使能（ OE ）引脚
独立的读写使能引脚
中心的电源和接地引脚，可降低噪音
支持自由运行50 ％的占空比时钟输入
宽度和深度扩展能力
64引脚TQFP和64引脚STQFP
引脚兼容的密度升级到CY7C42X5家庭
引脚兼容的密度升级到IDT72205 / 15 /25 / 45分之35
无铅适用的货物
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
逻辑框图
WCLK
文
写
控制
旗
节目
注册
内存
ARRAY
8K ×18
16K ×18
写
指针
旗
逻辑
FF
EF
PAE
PAF
SMODE
读
指针
RS
RESET
逻辑
FL / RT
WXI
WXO / HF
RXI
RXO
扩张
逻辑
三态
输出寄存器
Q
0–17
OE
读
控制
RCLK
任
记
1. CY7C4265和CY7C4265A在功能上是相同的
赛普拉斯半导体公司
文件编号： 38-06004牧师* E
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2009年6月3日
[+ ]反馈
CY7C4255 ， CY7C4265 ， CY7C4265A
销刀豆网络gurations
图1. 64引脚TQFP / STQFP （顶视图）
任
LD
OE
RS
V
CC
GND
EF
Q
17
Q
16
GND
Q
15
V
CC
/ SMODE
D
16
D
17
GND
RCLK
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
FL / RT
WCLK
文
WXI
V
CC
PAF
RXI
FF
WXO / HF
RXO
PAE
Q
0
Q
1
GND
Q
2
引脚说明
该CY7C4255 / 65 / 65A提供了五种状态引脚。这些引脚
解码，以确定五种状态之一：空，几乎是空白，
半满，几乎完全和完整。半满标志的股份WXO
引脚。该标志是在独立和宽度，扩大有效
配置。在深度扩展，该引脚提供
是，用于对信号的下一个扩展出来（ WXO ）信息
FIFO中时，它被激活。
空和满的标志是同步的，也就是说，它们改变
相对于任一读时钟（ RCLK ）或写时钟状态
表1.选择指南
描述
最大频率（MHz ）
最大访问时间（纳秒）
最小周期时间（纳秒）
最小数据或启用设置（ NS ）
最小的数据或使保持（ NS ）
最大国旗延迟（ns ）
有源电力供应
广告
电流（I
CC1
） （MA ）
产业
表2.密度和封装
描述
密度
包
CY7C4255
8K ×18
64引脚TQFP封装， STQFP
CY7C4265/65A
16K X18
64引脚TQFP封装， STQFP
7C4255/65-10
100
8
10
3
0.5
8
45
50
7C4255/65/65A-15
66.7
10
15
4
1
10
45
50
7C4255/65-25
40
15
25
6
1
15
45
50
7C4255/65-35
28.6
20
35
7
2
20
45
50
（ WCLK ） 。当进入或离开空的状态中，标志是
完全由RCLK更新。该标志表示全州
由WCLK专门更新。同步标志架构设计师用手工
tecture保证标志仍然有效，从一个时钟
周期到下一个。在几乎空/几乎满标志成为
同步发生V
CC
/ SMODE被连接到V
SS
。所有的配置
都是使用了先进的0.5μ CMOS制造
技术。输入ESD保护大于2001V ，和
闩锁，防止通过使用保护环。
文件编号： 38-06004牧师* E
Q
3
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
D
15
D
14
D
13
D
12
D
11
D
10
D
9
D
8
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
CY7C4255
CY7C4265/65A
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
Q
14
Q
13
GND
Q
12
Q
11
V
CC
Q
10
Q
9
GND
Q
8
Q
7
Q
6
Q
5
GND
Q
4
V
CC
第23页2
[+ ]反馈
CY7C4255 ， CY7C4265 ， CY7C4265A
表3.引脚定义
信号名称
D
0 –17
Q
0–17
文
任
WCLK
RCLK
描述
数据输入
数据输出
写使能
读使能
写时钟
读时钟
I / O
I
O
I
I
I
I
数据输入一个18位的总线。
数据输出为18位的总线。
启用WCLK输入。
启用RCLK输入。
上升沿时钟数据写入FIFO ，当温低， FIFO未满。
当LD被断言， WCLK将数据写入到可编程标志偏移寄存器。
上升沿时钟数据从FIFO中取出时，REN为LOW和FIFO没有
空。当LD是断言， RCLK读出的数据的可编程标志偏移
注册。
双模式引脚：
单个设备或宽度扩展 - 半满状态标志。
级联 - 写扩展输出信号，连接到一个设备的WXI 。
当EF为低电平时， FIFO为空。 EF同步到RCLK 。
当FF为低电平时， FIFO满。 FF同步到WCLK 。
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移值
编程到FIFO中。 PAE是异步的，当V
CC
/ SMODE被连接到V
CC
;它
同步时RCLK V
CC
/ SMODE被连接到V
SS
.
当PAF为低电平时，FIFO几乎完全基于几乎完全偏移值
编程到FIFO中。 PAF是异步的，当V
CC
/ SMODE被连接到V
CC
;它
同步时WCLK V
CC
/ SMODE被连接到V
SS
.
当LD为低电平，D
0–17
(Q
0–17
）写（读）到（离）编程
梅布尔旗偏移寄存器。
双模式引脚：
级联 - 菊花链中的第一个设备已FL连接到V
SS
;所有其他设备
佛罗里达州已连接到V
CC
。在标准模式或宽度扩大，佛罗里达州是连接到V
SS
所有
设备。
没有级联 - 连接到V
SS
。重传功能也可以在单机模式
通过选通RT 。
级联 - 连接到以前的设备WXO 。
没有级联 - 连接到V
SS
.
级联 - 连接到以前的设备RXO 。
没有级联 - 连接到V
SS
.
级联 - 连接到下一个器件的RXI 。
重置设备以空状态。之前的初始读或写操作需要复位
加电后运行。
当OE为低电平时，FIFO的数据输出驱动它们所连接的总线。
如果OE为高电平时， FIFO的输出为高阻态（高阻）状态。
双模式引脚：
异步几乎空/几乎满标志 - 连接到V
CC
.
同步几乎空/几乎满标志 - 连接到V
SS
.
（几乎空同步到RCLK ，几乎全部同步到WCLK ）。
功能
WXO / HF
写扩张
出/半满标志
空标志
满标志
可编程
几乎是空的
可编程
几乎满
负载
首先加载/
重发
O
EF
FF
PAE
O
O
O
PAF
O
LD
FL / RT
I
I
WXI
RXI
RXO
RS
OE
V
CC
/ SMODE
写扩张
输入
扩展阅读
输入
扩展阅读
产量
RESET
OUTPUT ENABLE
同步
几乎空/
几乎满标志
I
I
O
I
I
I
文件编号： 38-06004牧师* E
第23页3
[+ ]反馈
CY7C4255 ， CY7C4265 ， CY7C4265A
最大额定值
超出最大额定值可能损害的使用寿命
装置。这些用户指导未经测试。
[2]
存储温度................................ -65 ° C至+ 150°C
环境温度与功耗的应用。 -55 ° C至+ 125°C
电源电压对地电位................- 0.5V至+ 7.0V
直流电压应用到输出的
在高Z状态.............................................. ..- 0.5V至+ 7.0V
直流输入电压
......................................... 0.5V
到V
CC
+0.5V
输出电流为输出（ LOW ） ............................. 20毫安
静电放电电压............................................ >2001V
（每MIL -STD -883方法3015 ）
闩锁电流............................................... ...... >200毫安
工作范围
范围
广告
产业
[4]
环境
温度
[3]
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
CC
5V
±
10%
5V
±
10%
电气特性
在整个工作范围
[4]
参数
V
OH
V
OL
V
IH[5]
V
IL[5]
I
IX
I
OZL
I
OZH
I
CC1[6]
I
CC2[7]
描述
输出高电压
输出低电压
输入高电压
输入低电压
输入漏
当前
输出OFF ，
高阻电流
有源电力供应
当前
平均待机
当前
V
CC
=最大。
OE > V
IH
,
V
SS
＆ LT ; V
O
＆ LT ; V
CC
广告
产业
广告
产业
测试条件
V
CC
=最小值，
I
OH
= -2.0毫安
V
CC
=最小值，
I
OL
= 8.0毫安
2.0
–0.5
–10
–10
7C42X5-10
7C42X5,
7C4265A-15
7C42X5-25
7C42X5-35
单位
V
民
2.4
最大
民
2.4
最大
民
2.4
最大
民
2.4
最大
0.4
V
CC
0.8
+10
+10
45
50
10
15
2.0
–0.5
–10
–10
0.4
V
CC
0.8
+10
+10
45
50
10
15
2.0
–0.5
–10
–10
0.4
V
CC
0.8
+10
+10
45
50
10
15
2.0
–0.5
–10
–10
0.4
V
CC
0.8
+10
+10
45
50
10
15
V
V
V
μA
μA
mA
mA
mA
mA
电容
[8, 9]
参数
C
IN
C
OUT
描述
输入电容
输出电容
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 5.0V
最大
5
7
单位
pF
pF
笔记
2.在任何输入或I / O引脚上的电压不能超过上电时的电源引脚。
3. T
A
是外壳温度的「即时」 。
4.请参见本规范A组分组测试信息的最后一页。
5. V
IH
和V
IL
规范适用于除WXI ， RXI所有输入。该WXI ， RXI引脚不是TTL输入。它连接到任何RXO ，前一设备的WXO
或V
SS
.
6.输入信号从0V切换到3V以小于3纳秒，时钟的上升/下降时间和时钟使能开关，在20兆赫，而数据输入切换频率为10 MHz 。输出
卸载。我
CC
1 （典型值） = （25 MA + （频率 - 20兆赫） * （1.0毫安/ MHz）的） 。
7，所有输入= V
CC
- 0.2V ，除RCLK和WCLK （这是在开关频率= 20 MHz）的，和FL / RT是在V
SS
。所有输出卸载。
8.测试开始后任何设计变更，可能会影响这些参数。
9.初步测试后任何可能影响这些参数的变化过程。
文件编号： 38-06004牧师* E
第23页4
[+ ]反馈
CY7C4255 ， CY7C4265 ， CY7C4265A
图2.交流测试负载和波形
[10, 11]
Ω
R1 1.1
5V
产量
C
L
INCLUDING
夹具
范围
R2
680Ω
3.0V
GND
≤
3纳秒
所有的输入脉冲
90%
10%
90%
10%
≤
3纳秒
相当于：
戴维南等效
410Ω
产量
1.91V
开关特性
在整个工作范围
参数
t
S
t
A
t
CLK
t
CLKH
t
CLKL
t
DS
t
DH
t
ENS
t
ENH
t
RS
t
RSR
t
RSF
t
PRT
t
RTR
t
OLZ
t
OE
t
OHZ
t
WFF
t
REF
t
PAFasynch
t
PAFsynch
t
PAEasynch
t
PAEsynch
t
HF
t
XO
描述
时钟周期频率
数据访问时间
时钟周期时间
时钟高电平时间
时钟低电平时间
数据建立时间
数据保持时间
推动建立时间
能保持时间
复位脉冲宽度
[12]
复位恢复时间
重置为国旗和输出时间
重发脉冲宽度
重发恢复时间
输出使能到输出中低Z
[12]
输出使能到输出有效
输出使能到输出中高Z
[13]
写时钟为全旗
读时钟为空标志
时钟可编程几乎满标志
[13]
（异步模式下，V
CC
/ SMODE连接到V
CC
)
时钟可编程几乎满标志
（同步模式下，V
CC
/ SMODE连接到V
SS
)
时钟可编程几乎空标志
[14]
（异步模式下，V
CC
/ SMODE连接到V
CC
)
时钟可编程几乎满标志
（同步模式下，V
CC
/ SMODE连接到V
SS
)
时钟到半满标志
时钟输出扩展
30
60
0
3
3
7
7
8
8
12
8
12
8
12
6
2
10
4.5
4.5
3
0.5
3
0.5
10
8
10
35
65
0
3
3
8
8
10
10
16
10
16
10
16
10
7C42X5-10
7C42X5,
7C4265A-15
7C42X5-25
7C42X5-35
单位
民
最大
100
8
民
2
15
6
6
4
1
4
1
15
10
最大
66.7
10
民
2
25
10
10
6
1
6
1
25
15
最大
40
15
民
2
35
14
14
7
2
7
2
35
20
最大
28.6
20
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
35
ns
ns
ns
ns
15
15
20
20
25
20
25
20
25
20
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
第23页5
15
45
75
0
3
3
25
55
85
0
12
12
15
15
20
15
20
15
20
15
3
3
文件编号： 38-06004牧师* E
[+ ]反馈
QQ：2881677436 复制
