16K / 32K ×9深层同步FIFOsCY7C4271CY7C4261
CY7C4261
CY7C4271
16K / 32K ×9深度的FIFO同步
特点
高速，低功耗，先入先出（ FIFO ）
回忆
16K × 9 （ CY7C4261 ）
32K × 9 （ CY7C4271 ）
0.5微米CMOS工艺，以获得最佳速度/功耗
高速100 MHz工作频率（ 10 ns的读/写周期
次）
低功耗 - 我
CC
= 35毫安
完全异步和同步读写
手术
空，满，半满和可编程几乎空
和几乎满状态标志
TTL兼容
输出使能（ OE ）引脚
独立的读写使能引脚
中心电源和接地引脚，可降低噪音
支持自由运行的50％占空比的时钟输入
宽度扩展能力
军用温度SMD发售 - CY7C4271-15LMB
32引脚PLCC / LCC和32引脚TQFP
引脚兼容的密度升级到CY7C42X1家庭
引脚兼容的密度提升到
IDT72201/11/21/31/41/51
无铅封装
功能说明
该CY7C4261 / 71是高速，低功耗的FIFO
回忆时钟读写接口。所有九
位宽。该CY7C4261 / 71引脚兼容的
CY7C42X1同步FIFO的家庭。该CY7C4261 / 71
级联，以提高FIFO的宽度。可编程特性
包括几乎满/殆空标志。这些FIFO提供
对于各种各样的数据缓冲需求的解决方案，包括
高速数据采集，多处理器接口，并
通信缓冲。
这些FIFO中有9位的输入和输出端口是
由单独的时钟和使能信号来控制。输入端口
由自由振荡时钟（ WCLK ）和两个控制
写使能引脚（ WEN1 ， WEN2 / LD） 。
当WEN1为LOW和WEN2 / LD为HIGH时，数据被写入
成在WCLK信号的上升沿的FIFO中。而
WEN1 ， WEN2 / LD保持活跃，数据不断写入
在每个WCLK周期的FIFO中。输出端口被控制
通过一个自由运行的读时钟（ RCLK ）和2类似的方式
读使能引脚（ REN1 ， REN2 ） 。此外， CY7C4261 / 71
有一个输出使能引脚（OE） 。在读（ RCLK ）和Write
（ WCLK ）时钟可连接在一起的单时钟操作
或两个时钟可用于异步独立运行
读/写的应用程序。时钟频率高达100 MHz的
可以实现的。深度扩展，可以使用一个启用
输入用于系统控制，而另一个使被控制的
扩展逻辑的直接数据流。
逻辑框图
D
0–8
输入
注册
引脚配置
D
1
D
0
PAF
PAE
GND
REN1
RCLK
REN2
OE
EF
PAE
PAF
FF
PLCC / LCC
顶视图
4 3 2 1 32 31 30
29
5
28
6
27
7
8
CY7C4261
26
9
25
CY7C4271
24
10
11
23
22
12
21
13
14 15 16 17 18 19 20
EF
FF
Q
0
Q
1
Q
2
D
2
D
3
D
4
D
5
D
6
D
7
D
8
WCLK WEN1 WEN2 / LD
旗
节目
注册
写
控制
旗
逻辑
内存
ARRAY
16K ×9
32K ×9
RS
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
写
指针
读
指针
D
1
1
2
3
4
5
6
7
8
32 31 30 29 28 27 26 25
24
23
22
21
20
19
18
17
9 10 11 12 13 14 15 16
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
D
0
PAF
PAE
RS
RESET
逻辑
三态
输出寄存器
OE
Q
0–8
读
控制
GND
REN1
RCLK
REN2
CY7C4261
CY7C4271
RCLK REN1 REN2
OE
EF
FF
Q
0
Q
1
Q
2
赛普拉斯半导体公司
文件编号： 38-06015牧师* C
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年8月2日
Q
3
Q
4
RS
D
2
D
3
D
4
D
5
D
6
D
7
D
8
TQFP
顶视图
Q
3
Q
4
CY7C4261
CY7C4271
功能说明
（续）
该CY7C4261 / 71提供了4个状态引脚：空，满，
可编程几乎是空白，而可编程几乎满。
在几乎空/几乎满标志是可编程的，
一个字的粒度。可编程标志默认
空+ 7和全 - 7 。
该标志是同步的，也就是说，它们改变状态相
无论是读出时钟（ RCLK ）或写入时钟（ WCLK ） 。当
进入或退出空和近空状态时，
标志由RCLK完全更新。该标志表示
几乎满和全州由WCLK专门更新。
同步标志建筑保证标志
保持其状态为至少一个周期。
所有的配置都采用了先进的0.5μ制造
CMOS技术。输入ESD保护大于
2001V ，并且闩锁，防止通过使用保护环。
引脚德网络nitions
信号名称
D
08
Q
08
WEN1
描述
数据输入
数据输出
写使能1
I / O
I
O
I
数据输入9位的总线。
数据输出的9位总线。
唯一的写使能时，设备被配置为具有可编程的标志。
数据
写在WCLK的低到高的转变时WEN1被断言和FF高。
如果FIFO被配置为具有两个写使能，数据被写在低到高的
WCLK过渡时WEN1为低和WEN2 / LD和FF都高。
如果高在复位时，该引脚作为第二个写使能。
如果低电平复位时，该引脚
作为一个控制，以便写入或读出的可编程标志偏移。 WEN1必须是低
和WEN2必须为高电平将数据写入FIFO中。数据将不被写入到
FIFO如果FF低。如果FIFO被配置为具有可编程的标志， WEN2 / LD
保持低电平写入或读取的可编程标志偏移。
使设备的读操作。
无论REN1和REN2必须置为
允许读操作。
上升沿时钟数据到FIFO时WEN1为LOW和WEN2 / LD为高
并且FIFO未满。
当LD被断言， WCLK将数据写入到可编程
标志偏移寄存器。
当REN1和REN2是边缘时钟上升沿数据从FIFO中低和
FIFO不为空。
当WEN2 / LD为低， RCLK读出的数据的可编程的
标志偏移寄存器。
当EF为低电平时， FIFO为空。
EF同步到RCLK 。
当FF为低电平时， FIFO满。
FF同步到WCLK 。
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移
值编程到FIFO中。
PAE被同步到RCLK 。
当PAF为低电平时，FIFO几乎完全基于几乎完全偏移值
编程到FIFO中。
PAF被同步到WCLK 。
重置设备以空状态。
之前的初始读或写操作需要复位
上电后运行。
当OE为低电平时，FIFO的数据输出驱动到它们的母线
连接。
如果OE为高电平时， FIFO的输出为高阻态（高阻）状态。
描述
写使能2
WEN2/LD
双模式引脚
负载
I
REN1 ， REN2
WCLK
读使能
输入
写时钟
I
I
RCLK
读时钟
I
EF
FF
PAE
PAF
RS
OE
空标志
满标志
可编程
几乎是空的
可编程
几乎满
RESET
OUTPUT ENABLE
O
O
O
O
I
I
选购指南
7C4261/71-10
最大频率
最大访问时间
最小周期时间
最小数据或使建立
最小数据或保持启用
最大国旗延迟
有源电力供应商
电流（I
CC1
)
工业/
军事
文件编号： 38-06015牧师* C
100
8
10
3
0.5
8
35
40
7C4261/71-15
66.7
10
15
4
1
10
35
40
7C4261/71-25
40
15
25
6
1
15
35
40
7C4261/71-35
28.6
20
35
7
2
20
35
40
单位
兆赫
ns
ns
ns
ns
ns
mA
第18页2
CY7C4261
CY7C4271
CY7C4261
密度
包
16K × 9
32引脚PLCC ， TQFP
CY7C4271
32K × 9
32-pin
LCC ， PLCC ， TQFP
（ WCLK ） 。数据被存储在RAM阵列顺序地和
独立于任何正在进行读操作。
程序设计
当WEN2 / LD被复位过程中保持低电平时，该引脚为负载
（ LD）使能标志抵消编程。在此配置中，
WEN2 / LD可以被用于访问4个8位的偏移寄存器
用于写包含在CY7C4261 / 71或读取数据，以
这些寄存器。
当该设备被配置为可编程标志和
无论WEN2 / LD和WEN1低，头低到高
WCLK的过渡写入数据从数据输入到
空偏移最小显著位（ LSB ）寄存器。第二，
第三和第四低到高的WCLK存储数据的转换
在空荡荡的补偿最显著位（ MSB ）寄存器，全抵消
当LSB注册，并充分抵消MSB寄存器，分别
WEN2 / LD和WEN1低。第五低到高
WCLK的过渡，同时WEN2 / LD和WEN1是LOW
数据写入到空的LSB的重新注册。
图1
节目
该寄存器的尺寸和缺省值的各种设备
类型。
16K × 9
8
7
空偏移（ LSB）注册。
默认值= 007H
架构
该CY7C4261 / 71由16K至32K字的数组
的每个9位（由SRAM的双端口阵列实现
细胞），一个读指针，写指针，控制信号（ RCLK ，
WCLK ， REN1 ， REN2 ， WEN1 ， WEN2 ， RS ） ，和标志（ EF ， PAE ，
PAF ， FF ） 。
复位FIFO
在上电时，在FIFO必须用复位来复位（RS）
周期。这使得FIFO进入空状态
由EF为低所指。所有数据输出（Q
08
）变低
t
RSF
经过RS的上升沿。为了在FIFO复位
到默认状态，下降沿必须发生在RS和
用户不能读取或写入，而RS为低。所有标志
保证有效吨
RSF
RS之后被拉低。
FIFO操作
当WEN1信号为低有效， WEN2为高有效，
和FF是高电平，数据存在的D
08
引脚被写入
成在WCLK信号的每个上升沿的FIFO中。
类似地，当REN1和REN2信号是低电平有效
EF是高电平，在FIFO存储器中的数据将
呈现在Q
08
输出。新的数据将出现在
RCLK的每个上升沿而REN1和REN2是活动的。
REN1和REN2必须建立吨
ENS
RCLK之前，它是一个
有效的读取功能。 WEN1和WEN2必须出现吨
ENS
前
WCLK它是一个有效的写功能。
输出使能（ OE ）引脚提供给三态的Q
08
输出时， OE为有效。当OE启用（ LOW ）
在输出寄存器中的数据将提供给Q
08
输出
吨后
OE
。如果设备级联时， OE功能仅
上被读使能FIFO的输出数据。
FIFO中包含溢出电路不允许附加
当写入FIFO满，和下溢电路不允许
另外，当读取FIFO为空。 FIFO为空
保持在其Q的最后一个有效读出的数据
08
输出
即使额外的读取发生。
写使能1 （ WEN1 ） 。
如果FIFO配置为编程
梅布尔标志，写使能1 （ WEN1 ）是唯一的写使能
控制引脚。在这种配置中，当写使能1（ WEN1 ）
是LOW时，数据可以被加载到输入寄存器和RAM
阵列上的每个写时钟的低到高的转变
（ WCLK ） 。被存储的数据RAM阵列的顺序和
独立于任何正在进行读操作。
写使能2 /加载（ WEN2 / LD ） 。
这是一个双功能引脚。
FIFO被复位时配置有可编程的标志
或有两个写使能，其允许深度
扩展。如果写使能2 /加载（ WEN2 / LD ）设置为活动
至高电平（ RS = LOW ）时，此引脚用作第二
写使能引脚。
如果FIFO被配置为具有两个写使能，当写
启用（ WEN1 ）低和写使能2 /加载（ WEN2 / LD ）
是高电平时，数据可以被加载到输入寄存器和RAM
阵列上的每个写时钟的低到高的转变
文件编号： 38-06015牧师* C
32K × 9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
0
8
5
（MSB）
000000
0
8
6
（MSB）
0000000
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
5
（MSB）
000000
0
8
6
（MSB）
0000000
0
图1.偏移寄存器地址和默认值
这是没有必要写入到所有的偏移量寄存器在同一时间。
的偏移寄存器的子集，可写的;然后，通过将
在WEN2 / LD输入高电平时， FIFO返回到正常的读
和写操作。下一次WEN2 / LD被拉低，
在接下来的写操作将数据存储偏移值寄存器中
序列。
的偏移寄存器中的内容可以被读取到数据
输出时， WEN2 / LD为低电平，既REN1和REN2
低。的RCLK读寄存器低到高的转变
内容发送到数据输出端。写入和读出不应该
在偏移寄存器同时进行。
可编程标志（ PAE ， PAF ）操作
无论是标志偏移寄存器进行编程
在描述
表1
或使用默认值，
可编程几乎空标志（ PAE ） （ PAF ）的状态
其对应的偏移寄存器决定，
读取和写入指针之间的区别。
as
该
是
该
第18页3
CY7C4261
CY7C4271
表1.书面偏移寄存器
LD
0
文
0
WCLK
[1]
选择
空偏移（ LSB ）
空偏移（ MSB ）
全偏移（ LSB ）
全偏移（ MSB ）
无操作
写入FIFO
无操作
由空偏移至少显著位所形成的数
注册和空失调最显著位寄存器
被称为
n
并且确定PAE的操作。 PAF是
同步到RCLK由一个低到高的转变
触发器是低电平时， FIFO包含n个或更少的未读
话。 PAE设置高乘的低到高的转变
RCLK当FIFO中包含第（n + 1 ）或更大的未读单词。
通过充分抵消至少显著位所形成的数
注册和充分抵消最显著位寄存器被称为
as
m
并确定血小板活化因子的操作。 PAE是同步的
以WCLK由一个触发器的低到高的转变，是
置为低电平时的未读的字在FIFO的数目为
大于或等于CY7C4261 （ 16K -m）的和CY7C4271
（ 32K -米） 。 PAF设置高乘的低到高的转变
WCLK时可用的存储器位置的数量是
大于m 。
0
1
1
1
0
1
表2.状态标志
词FIFO数
CY7C4261
0
1n的
[2]
第（n + 1）至（ 16384
(m + 1))
(16384
m)
[3]
16383
16384
0
1n的
[2]
第（n + 1）至（ 32768
(m + 1))
(32768
m)
[3]
32767
32768
CY7C4271
FF
H
H
H
H
L
PAF
H
H
H
L
L
PAE
L
L
H
H
H
EF
L
H
H
H
H
宽度扩展配置
字宽可简单地通过连接，对应增加
相应的输入控制多个设备的信号。一
复合标志应用于每个端点的创建
状态标志（ EF和FF ） 。部分状态标志（ PAE和PAF ）
可以从任何一个装置来检测。
图2
演示
一个18位字宽用两个CY7C4261 / 71S 。任何单词
宽度可以通过添加额外的CY7C4261 / 71S来实现。
当CY7C4261 / 71是一个宽度，扩展组态
日粮中，读使能（ REN2 ）控制输入可以接地
（见
图2）。
在这种配置中，写使能2 /负载
（ WEN2 / LD ）引脚设置为低电平复位，使该引脚工作
作为对照，以加载和读取可编程标志偏移。
标志操作
该CY7C4261 / 71器件提供4引脚标志指示
的FIFO内容的条件。空，满， PAE和PAF
是同步的。
满标志
的满标志（ FF）将变为低电平时，器件已满。写
操作被禁止，只要FF是低不管
WEN1和WEN2 / LD的状态。 FF同步到WCLK ，即
仅仅被更新过的WCLK的每个上升沿。
空标志
空标志（ EF）将变为低电平时，该设备是空的。
读操作被禁止，只要EF为低，
不管REN1和REN2的状态。 EF是同步的
到RCLK ，也就是说，它是专门更新过的每个上升沿
RCLK 。
注意事项：
1.同样的选择顺序适用于从寄存器读取。 REN1和REN2启用和读是在RCLK的低到高的跳变进行。
2， N =空偏移（N = 7的默认值） 。
3， M =完全补偿（M = 7的默认值） 。
文件编号： 38-06015牧师* C
第18页4
CY7C4261
CY7C4271
复位（RS）
数据输入（D ）
18
9
9
复位（RS）
读时钟（ RCLK ）
读使能1 （ REN1 ）
输出使能（ OE ）
可编程（ PAE）的
空标志（ EF） ＃ 1
空标志（ EF ） ＃ 2
WRITECLOCK （ WCLK ）
写使能1 （ WEN1 ）
写使能2 / LOAD
(WEN2/LD)
可编程（ PAF ）
满标志（ FF） ＃ 1
满标志（ FF ） ＃ 2
CY7C4261/71
CY7C4261/71
FF
EF
9
FF
EF
9
数据输出（ Q）
18
读使能2 （ REN2 ）
读使能2 （ REN2 ）
的16K图2.框图× 18 / 32K × 18深同步FIFO内存使用的宽度，扩展配置
文件编号： 38-06015牧师* C
第18页5
QQ：2881677436 复制
