CY7C4421V/4201V/4211V/4221V
CY7C4231V/4241V/4251V
低电压的64/256 / 512 / 1K / 2K / 4K / 8K ×9同步FIFO
特点
高速，低功耗，先入先出（ FIFO ）
回忆
64 ×9 （ CY7C4421V ）
256× 9 （ CY7C4201V ）
512× 9 （ CY7C4211V ）
1K ×9 （ CY7C4221V ）
2K ×9 （ CY7C4231V ）
4K ×9 （ CY7C4241V ）
8K ×9 （ CY7C4251V ）
高速66 - MHz工作频率（ 15 ns的读/写周期
时间）
低功耗（I
CC
= 20 mA）的
低功耗，易操作3.3V
融入低压系统
5V容限输入V
IH MAX
= 5V
完全异步和同步读写
手术
空，满，可编程几乎空
几乎满状态标志
TTL兼容
输出使能（ OE ）引脚
独立的读写使能引脚
中心电源和接地引脚，可降低噪音
宽度扩展能力
节省空间的32引脚7毫米× 7毫米TQFP
- 32引脚PLCC
功能说明
该CY7C42X1V是高速，低功耗，先进先出存储器
与时钟读写接口。所有的9位。
可编程特性包括几乎满/殆空
标志。这些FIFO提供了各种各样的数据的解
缓冲的需求，包括高速数据采集，多
处理器接口和通信缓冲。
这些FIFO中有9位的输入和输出端口是
由单独的时钟和使能信号来控制。输入端口
由一个自由运行的时钟（ WCLK ）和两个写控制
使能引脚（ WEN1 ， WEN2 / LD） 。
当WEN1为LOW和WEN2 / LD为HIGH时，数据被写入
成在WCLK信号的上升沿的FIFO中。而
WEN1 ， WEN2 / LD保持活跃，数据不断写入
在每个WCLK周期的FIFO中。输出端口被控制
通过类似的方式自由运行读时钟（ RCLK ）和
两个读使能引脚（ REN1 ， REN2 ） 。此外，该
CY7C42X1V有一个输出使能引脚（ OE ） 。在读
（ RCLK ）和write （ WCLK ）时钟可绑在一起
单时钟操作或两个时钟会运行indepen-
dently异步读/写应用程序。时钟
频率高达66 MHz的是可以实现的。
深度扩展可以使用一个使能输入端为系统
控制，而其他使被扩展逻辑控制
直接数据流。
逻辑框图
D0
8
引脚配置
PLCC
顶视图
4 3 2 1 32 3130
29
5
28
6
27
7
26
8
9
25
10
24
11
23
22
12
21
13
141516 171819 20
EF
FF
Q
0
Q
1
Q
2
Q
3
Q
4
D
2
D
3
D
4
D
5
D
6
D
7
D
8
旗
节目
注册
D
1
D
0
PAF
PAE
GND
REN1
RCLK
REN2
OE
EF
PAE
PAF
FF
RS
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
旗
逻辑
输入
注册
WCLK WEN1 WEN2 / LD
写
控制
双端口
RAM阵列
64 x 9
写
指针
8Kx 9
读
指针
TQFP
顶视图
D
4
D
5
D
6
D
7
D
8
RS
24
23
22
21
20
19
18
17
9 10 11 12 13 14 15 16
OE
EF
FF
Q
0
Q
1
Q
2
Q
3
Q
4
D
2
D
3
1
2
3
4
5
6
7
8
32 31 30 29 28 27 26 25
RS
RESET
逻辑
D
1
D
0
PAF
PAE
GND
REN1
RCLK
REN2
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
THREE- ST
吃
OUTPUTREGISTER
OE
Q0
8
读
控制
RCLK REN1 REN2
赛普拉斯半导体公司
文件编号： 38-06010修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年8月22日
CY7C4421V/4201V/4211V/4221V
CY7C4231V/4241V/4251V
选购指南
CY7C42X1V-15
最大频率
最大访问时间
最小周期时间
最小数据或使建立
最小数据或保持启用
最大国旗延迟
有源电源电流
CY7C4421V
密度
64 x 9
广告
CY7C4201V
256 x 9
CY7C4211V
512 x 9
66.7
11
15
4
1
10
20
CY7C4221V
1K ×9
CY7C42X1V-25
40
15
25
6
1
15
20
CY7C4231V
2K ×9
CY7C42X1V-35
28.6
20
35
7
2
20
20
CY7C4241V
4K ×9
单位
兆赫
ns
ns
ns
ns
ns
mA
CY7C4251V
8K ×9
引脚德网络nitions
信号名称
D
08
Q
08
WEN1
描述
数据输入
数据输出
写使能1
I / O
I
O
I
数据输入9位的总线。
数据输出的9位总线。
唯一的写使能时，设备被配置为具有可编程的标志。
数据是写在WCLK的低到高的转变时WEN1被断言和FF是
HIGH 。如果FIFO被配置为具有两个写使能，数据被写在低到高的
WCLK过渡时WEN1为低和WEN2 / LD和FF都高。
如果高在复位时，该引脚作为第二个写使能。
如果低电平复位时，该
引脚作为一个控制写入或读取的可编程标志偏移。 WEN1必须
LOW和WEN2必须为高电平将数据写入FIFO中。数据将不被写入FIFO
如果FF低。如果FIFO被配置为具有可编程的标志， WEN2 / LD保持低
写入或读取的可编程标志偏移。
使设备的读操作。
上升沿时钟数据到FIFO时WEN1为LOW和WEN2 / LD为高
并且FIFO未满。
当LD被断言， WCLK将数据写入到可编程
标志偏移寄存器。
当REN1和REN2是边缘时钟上升沿数据从FIFO中低和
FIFO不为空。
当WEN2 / LD为低， RCLK读出的数据可编程标志
偏移寄存器。
当EF为低电平时， FIFO为空。 EF同步到RCLK 。
当FF为低电平时， FIFO满。 FF同步到WCLK 。
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移值
编程到FIFO中。
当PAF为低电平时，FIFO几乎完全基于几乎完全偏移值
编程到FIFO中。
重置设备以空状态。
之前的初始读或写操作需要复位
上电后运行。
当OE为低电平时，FIFO的数据输出驱动它们所连接的总线。
If
OE为高电平时， FIFO的输出为高阻态（高阻）状态。
当进入或退出空和近空状态，
该标志是由RCLK完全更新。标志
表示几乎完全和完整状态完全更新
由WCLK 。同步标志建筑保证
标志保持其状态为至少一个周期
所有的配置都采用了先进的制造0.65米
P-阱CMOS工艺。输入ESD保护大于
2001V ，并且闩锁，防止通过使用保护环。
描述
WEN2/LD
双模式引脚
写使能2
负载
I
I
REN1 ， REN2
WCLK
读使能
输入
写时钟
I
I
RCLK
读时钟
I
EF
FF
PAE
PAF
RS
OE
空标志
满标志
可编程
几乎是空的
可编程
几乎满
RESET
OUTPUT ENABLE
O
O
O
O
I
I
功能说明
（续）
该CY7C42X1V提供了4个状态引脚：空，满，几乎
空，几乎满。在几乎空/几乎满标志编程
梅布尔到一个字的粒度。可编程标志默认
空-7和全7 。
该标志是同步的，也就是说，它们改变状态相
无论是读时钟（ RCLK ）或写时钟（ WCLK ） 。
文件编号： 38-06010修订版**
第17页2
CY7C4421V/4201V/4211V/4221V
CY7C4231V/4241V/4251V
架构
该CY7C42X1V包括64一个数组的九个8K字
每个比特（由SRAM单元的双端口阵列中实现） ，
一个读指针，写指针，控制信号（ RCLK ， WCLK ，
REN1 ， REN2 ， WEN1 ， WEN2 ， RS ） ，和标志（ EF ， PAE ， PAF ，
FF.)
写使能2 /加载（ WEN2 / LD ） 。
这是一个双功能引脚。
FIFO被复位时配置有可编程的标志
或有两个写使能，其允许深度
扩展。如果写使能2 /加载（ WEN2 / LD ）设置为活动
至高电平（ RS = LOW ）时，此引脚用作第二写
使能引脚。
如果FIFO被配置为具有两个写使能，当写
启用（ WEN1 ）低和写使能2 /加载（ WEN2 / LD ）
是高电平时，数据可以被加载到输入寄存器和RAM
阵列上的每个写时钟的低到高的转变
（ WCLK ）的数据存储在RAM阵列顺序地和
独立于任何正在进行读操作。
复位FIFO
在上电时，在FIFO必须用复位来复位（RS）
周期。这使得FIFO进入空状态
由EF为低所指。所有数据输出（Q
0-8
）变低
t
RSF
经过RS的上升沿。为了在FIFO复位
到默认状态，下降沿必须发生在RS和
用户不能读取或写入，而RS为低。所有标志
保证有效吨
RSF
RS之后被拉低。
程序设计
当WEN2 / LD被复位过程中保持低电平时，该引脚为负载
（ LD）使能标志抵消编程。在此配置中，
WEN2 / LD可以被用于访问4个8位的偏移寄存器
对于写入或读出的数据中包含的CY7C42X1V
这些寄存器。
当该设备被配置为可编程标志和
无论WEN2 / LD和WEN1低，头低到高
WCLK的过渡写入数据从数据输入到
空偏移最小显著位（ LSB ）寄存器。第二，
第三和第四低到高的WCLK存储数据的转换
在空荡荡的偏移最高有效位（ MSB ）寄存器，全
LSB失调寄存器和全偏移寄存器的MSB ，分别
当WEN2 / LD和WEN1低。第五低到高
WCLK的过渡，同时WEN2 / LD和WEN1是LOW
数据写入到空的LSB的重新注册。
图1
节目
该寄存器的尺寸和缺省值的各种设备
类型。
这是没有必要写入到所有的偏移量寄存器在同一时间。
的偏移寄存器的子集，可写的;然后，通过将
在WEN2 / LD输入高电平时， FIFO返回到正常的读
和写操作。下一次WEN2 / LD被拉低，
在接下来的写操作将数据存储偏移值寄存器中
序列。
的偏移寄存器中的内容可以被读取到数据
输出时， WEN2 / LD为低电平，既REN1和REN2
低。的RCLK读寄存器低到高的转变
内容发送到数据输出端。写入和读出不应该
在偏移寄存器同时进行。
FIFO操作
当WEN1信号为低电平有效， WEN2为高电平有效，
在D个数据本
0-8
销被写入到FIFO的每个
在WCLK信号的上升沿。类似地，当REN1和
REN2信号是低电平有效，在FIFO存储器中的数据将
在Q提交
0-8
输出。新的数据将提交
在RCLK的每个上升沿而REN1和REN2是
活跃的。 REN1和REN2必须建立吨
ENS
RCLK为前
是一个有效的读取功能。 WEN1和WEN2必须出现吨
ENS
WCLK之前，它是一个有效的写功能。
输出使能（ OE ）引脚提供给三态的Q
0-8
输出时， OE为有效。当OE启用（低） ，数据
在输出寄存器将提供给Q
0-8
吨后输出
OE
.
FIFO中包含溢出电路不允许附加
当写入FIFO满，和下溢电路不允许
另外，当读取FIFO为空。 FIFO为空
保持在其Q的最后一个有效读出的数据
0-8
输出
即使额外的读取发生。
写使能1 （ WEN1 ） 。
如果FIFO配置为编程
梅布尔标志，写使能1 （ WEN1 ）是唯一的写使能
控制引脚。在这种配置中，当写使能1（ WEN1 ）
是LOW时，数据可以被加载到输入寄存器和RAM
阵列上的每个写时钟的低到高的转变
（ WCLK ） 。被存储的数据RAM阵列的顺序和
独立于任何正在进行读操作。
文件编号： 38-06010修订版**
第17页3
CY7C4421V/4201V/4211V/4221V
CY7C4231V/4241V/4251V
64 x 9
8
6
0
8
256 x 9
7
空偏移（ LSB）注册。
默认值= 007H
512 x 9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
1K ×9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
0
空偏移（ LSB）注册。
默认值= 007H
8
0
8
0
8
0
（MSB）
0
8
1
（MSB）
00
0
8
6
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
0
8
0
8
0
（MSB）
0
8
1
（MSB）
00
0
2K ×9
8
7
空偏移（ LSB）注册。
默认值= 007H
4K ×9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
8K ×9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
0
8
2
（MSB）
000
0
8
3
（MSB）
0000
0
8
4
（MSB）
00000
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
2
（MSB）
000
0
8
3
（MSB）
0000
0
8
4
（MSB）
00000
0
图1.偏移寄存器地址和默认值
可编程标志（ PAE ， PAF ）操作
无论是标志失调所描述的寄存器进行编程
in
表1
或使用默认值，该可编程
几乎空标志（ PAE ）和可编程几乎满标志
（ PAF）的状态由它们相应的偏移量确定
寄存器和读与写之间的差
指针。
表1.书面偏移寄存器
LD
0
文
0
WCLK
[1]
选择
空偏移（ LSB ）
空偏移（ MSB ）
全偏移（ LSB ）
全偏移（ MSB ）
无操作
写入FIFO
无操作
由空偏移至少显著位所形成的数
注册和空失调最显著寄存器被称为
为
n
并且确定PAE的操作。 PAE是同步的
一个触发器认列之于RCLK的低到高的转变
并为低电平时， FIFO包含n个或更少的未读字。
PAE设置HIGH由RCLK的低到高的转变
当FIFO中包含第（n + 1 ）或更大的未读单词。
通过充分抵消至少显著位所形成的数
注册和充分抵消最显著位寄存器被称为
as
m
并确定血小板活化因子的操作。 PAE是同步的
的发布到WCLK的低到高的转变由一个触发器
并置为低电平时的未读的字在FIFO的数量
大于或CY7C4421V （64 - 米）相等， CY7C4201V
（256 - 米） ， CY7C4211V （512 - 米） ， CY7C4221V （1K - 米） ，
CY7C4231V （2K - 米） ， CY7C4241V （ 4K - 米） ，和
CY7C4251V （ 8K - 米）。 PAF就为高由低到高
WCLK过渡时可用内存的数量
位置是大于m 。
0
1
1
1
0
1
注意：
1.同样的选择顺序适用于从寄存器读取。 REN1和REN2启用和读是在RCLK的低到高的跳变进行。
文件编号： 38-06010修订版**
第17页4
CY7C4421V/4201V/4211V/4221V
CY7C4231V/4241V/4251V
表2.状态标志
词FIFO数
CY7C4421V
0
1n的
[2]
第（n + 1）至32
33 （ 64-第（m + 1））的
(64m)
64
[3]
63
CY7C4201V
0
1n的
[2]
第（n + 1） 128
129至（ 256-第（m + 1））的
(256m)
[3]
255个
256
0
1n的
[2]
CY7C4211V
FF
H
H
H
H
H
L
PAF
H
H
H
H
L
L
PAE
L
L
H
H
H
H
EF
L
H
H
H
H
H
第（n + 1） 256
257 （ 512-第（m + 1））的
(512m)
[3]
到511
512
词FIFO数
CY7C4221V
0
1n的
[2]
第（n + 1） 512
513 （ 1024
(m+1))
(1024m)
1024
[3]
CY7C4231V
0
1n的
[2]
第（n + 1）至1024
1025 （ 2048
(m+1))
(2048m)
2048
[3]
CY7C4241V
0
1n的
[2]
第（n + 1）至2048
2049到（ 4096
(m+1))
(4096m)
4096
[3]
CY7C4251V
0
1n的
[2]
第（n + 1）至4096
4097到（ 8192
(m+1))
(8192m)
8192
[3]
FF
H
H
H
H
H
L
PAF
H
H
H
H
L
L
PAE
L
L
H
H
H
H
EF
L
H
H
H
H
H
到1023
2047
4095
到8191
宽度扩展配置
字宽可简单地通过连接，对应增加
应的多个设备的输入控制信号。一
复合标志应用于每个端点的创建
状态标志（ EF和FF ） 。部分状态标志（ PAE和
PAF）可从任何一台设备来检测。
图2
demon-
通过使用两个CY7C42X1Vs了一个18比特的字宽。任何
字宽度可以通过添加额外的可获得
CY7C42X1Vs.
当CY7C42X1V是在宽度扩展配置，
在读使能（ REN2 ）控制输入可以接地（见
图2）。
在这种配置中，写使能2 /负载
（ WEN2 / LD ）引脚设置为低电平复位，使该引脚工作
作为对照，以加载和读取可编程标志偏移。
标志操作
该CY7C42X1器件提供4引脚标志指示
的FIFO内容的条件。空，满， PAE和PAF是
同步的。
满标志
的满标志（ FF）将变为低电平时，器件已满。写操作
系统蒸发散被禁止FF时为低，无论状态
的WEN1和WEN2 / LD 。 FF同步到WCLK ，即，它
专门更新由WCLK的每个上升沿。
空标志
空标志（ EF）将变为低电平时，该设备是空的。
读操作被禁止，只要EF为低，
不管REN1和REN2的状态。 EF是同步的
到RCLK ，也就是说，它是专门更新过的每个上升沿
RCLK 。
注意事项：
2， N =空偏移（N = 7的默认值） 。
3， M =完全补偿（M = 7的默认值） 。
文件编号： 38-06010修订版**
第17页5
CY7C4421V / 4201V / 4211V / 4221VCY7C4231V / 4241V / 4251VLow电压的64/256 / 512 / 1K / 2K / 4K / 8K ×9同步FIFO
CY7C4421V/4201V/4211V/4221V
CY7C4231V/4241V/4251V
低电压的64/256 / 512 / 1K / 2K / 4K / 8K ×9同步FIFO
Featuresb
高速，低功耗，先入先出（ FIFO ）
回忆
64 ×9 （ CY7C4421V ）
256× 9 （ CY7C4201V ）
512× 9 （ CY7C4211V ）
1K ×9 （ CY7C4221V ）
2K ×9 （ CY7C4231V ）
4K ×9 （ CY7C4241V ）
8K ×9 （ CY7C4251V ）
高速66 - MHz工作频率（ 15 ns的读/写周期
时间）
低功耗（I
CC
= 20 mA）的
低功耗，易操作3.3V
融入低压系统
5V容限输入V
IH MAX
= 5V
完全异步和同步读写
手术
空，满和可编程几乎空
几乎满状态标志
TTL兼容
输出使能（ OE ）引脚
独立的读写使能引脚
中心电源和接地引脚，可降低噪音
宽度扩展能力
节省空间的32引脚7毫米× 7毫米TQFP
32引脚PLCC
提供无铅封装
功能说明
该CY7C42X1V是高速，低功耗，先进先出存储器
与时钟读写接口。所有的9位。
可编程特性包括几乎满/殆空
标志。这些FIFO提供了各种各样的数据的解
缓冲的需求，包括高速数据采集，多
处理器接口和通信缓冲。
这些FIFO中有9位的输入和输出端口是
由单独的时钟和使能信号来控制。输入端口
由一个自由运行的时钟（ WCLK ）和两个写控制
使能引脚（ WEN1 ， WEN2 / LD） 。
当WEN1为LOW和WEN2 / LD为HIGH时，数据被写入
成在WCLK信号的上升沿的FIFO中。而
WEN1 ， WEN2 / LD保持活跃，数据不断写入
在每个WCLK周期的FIFO中。输出端口被控制
通过类似的方式自由运行读时钟（ RCLK ）和
两个读使能引脚（ REN1 ， REN2 ） 。此外，该
CY7C42X1V有一个输出使能引脚（ OE ） 。在读
（ RCLK ）和write （ WCLK ）时钟可绑在一起
单时钟操作或两个时钟会运行indepen-
dently异步读/写应用程序。时钟
频率高达66 MHz的是可以实现的。
深度扩展可以使用一个使能输入端为系统
控制，而其他使被扩展逻辑控制
直接数据流。
逻辑框图
D0
8
引脚配置
PLCC
顶视图
4 3 2 1 32 3130
29
5
28
6
27
7
26
8
9
25
10
24
11
23
22
12
21
13
14151617181920
EF
FF
Q
0
Q
1
Q
2
Q
3
Q
4
D
2
D
3
D
4
D
5
D
6
D
7
D
8
旗
节目
注册
D
1
D
0
PAF
PAE
GND
REN1
RCLK
REN2
OE
EF
PAE
PAF
FF
RS
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
旗
逻辑
读
指针
读
控制
OE
RCLK REN1 REN2
输入
注册
WCLK WEN1 WEN2 / LD
写
控制
双端口
RAM阵列
64 x 9
写
指针
8Kx 9
RS
RESET
逻辑
THREE- ST
吃
OUTPUTREGISTER
Q0
8
赛普拉斯半导体公司
文件编号： 38-06010牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年7月14日
CY7C4421V/4201V/4211V/4221V
CY7C4231V/4241V/4251V
选购指南
CY7C42X1V-15
最大频率
最大访问时间
最小周期时间
最小数据或使建立
最小数据或保持启用
最大国旗延迟
有源电源电流
CY7C4421V
密度
64 x 9
广告
CY7C4201V
256 x 9
CY7C4211V
512 x 9
66.7
11
15
4
1
10
20
CY7C4221V
1K ×9
CY7C42X1V-25
40
15
25
6
1
15
20
CY7C4231V
2K ×9
CY7C42X1V-35
28.6
20
35
7
2
20
20
CY7C4241V
4K ×9
单位
兆赫
ns
ns
ns
ns
ns
mA
CY7C4251V
8K ×9
引脚德网络nitions
信号名称
D
08
Q
08
WEN1
描述
数据输入
数据输出
写使能1
I / O
I
O
I
数据输入9位的总线。
数据输出的9位总线。
唯一的写使能时，设备被配置为具有可编程的标志。
数据是写在WCLK的低到高的转变时WEN1被断言和FF是
HIGH 。如果FIFO被配置为具有两个写使能，数据被写在低到高的
WCLK过渡时WEN1为低和WEN2 / LD和FF都高。
如果高在复位时，该引脚作为第二个写使能。
如果低电平复位时，该
引脚作为一个控制写入或读取的可编程标志偏移。 WEN1必须
LOW和WEN2必须为高电平将数据写入FIFO中。数据将不被写入FIFO
如果FF低。如果FIFO被配置为具有可编程的标志， WEN2 / LD保持低
写入或读取的可编程标志偏移。
使设备的读操作。
上升沿时钟数据到FIFO时WEN1为LOW和WEN2 / LD为高
并且FIFO未满。
当LD被断言， WCLK将数据写入到可编程
标志偏移寄存器。
当REN1和REN2是边缘时钟上升沿数据从FIFO中低和
FIFO不为空。
当WEN2 / LD为低， RCLK读出的数据可编程标志
偏移寄存器。
当EF为低电平时， FIFO为空。 EF同步到RCLK 。
当FF为低电平时， FIFO满。 FF同步到WCLK 。
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移值
编程到FIFO中。
当PAF为低电平时，FIFO几乎完全基于几乎完全偏移值
编程到FIFO中。
重置设备以空状态。
之前的初始读或写操作需要复位
上电后运行。
当OE为低电平时，FIFO的数据输出驱动它们所连接的总线。
If
OE为高电平时， FIFO的输出为高阻态（高阻）状态。
当进入或退出空和近空状态，
该标志是由RCLK完全更新。标志
表示几乎完全和完整状态完全更新
由WCLK 。同步标志建筑保证
标志保持其状态为至少一个周期
所有的配置都采用了先进的0.65μ制
P-阱CMOS工艺。输入ESD保护大于
2001V ，并且闩锁，防止通过使用保护环。
第18页2
描述
WEN2/LD
双模式引脚
写使能2
负载
I
I
REN1 ， REN2
WCLK
读使能
输入
写时钟
I
I
RCLK
读时钟
I
EF
FF
PAE
PAF
RS
OE
空标志
满标志
可编程
几乎是空的
可编程
几乎满
RESET
OUTPUT ENABLE
O
O
O
O
I
I
功能说明
（续）
该CY7C42X1V提供了4个状态引脚：空，满，几乎
空，几乎满。在几乎空/几乎满标志
可编程为一个字的粒度。可编程标志
默认为空7和全7 。
该标志是同步的，也就是说，它们改变状态相
无论是读时钟（ RCLK ）或写时钟（ WCLK ） 。
文件编号： 38-06010牧师* B
CY7C4421V/4201V/4211V/4221V
CY7C4231V/4241V/4251V
架构
该CY7C42X1V包括64一个数组的九个8K字
每个比特（由SRAM单元的双端口阵列中实现） ，
一个读指针，写指针，控制信号（ RCLK ， WCLK ，
REN1 ， REN2 ， WEN1 ， WEN2 ， RS ） ，和标志（ EF ， PAE ， PAF ，
FF.)
写使能2 /加载（ WEN2 / LD ） 。
这是一个双功能引脚。
FIFO被复位时配置有可编程的标志
或有两个写使能，其允许深度
扩展。如果写使能2 /加载（ WEN2 / LD ）设置为活动
至高电平（ RS = LOW ）时，此引脚用作第二写
使能引脚。
如果FIFO被配置为具有两个写使能，当写
启用（ WEN1 ）低和写使能2 /加载（ WEN2 / LD ）
是高电平时，数据可以被加载到输入寄存器和RAM
阵列上的每个写时钟的低到高的转变
（ WCLK ）的数据存储在RAM阵列顺序地和
独立于任何正在进行读操作。
复位FIFO
在上电时，在FIFO必须用复位来复位（RS）
周期。这使得FIFO进入空状态
由EF为低所指。所有数据输出（Q
0-8
）变低
t
RSF
经过RS的上升沿。为了在FIFO复位
到默认状态，下降沿必须发生在RS和
用户不能读取或写入，而RS为低。所有标志
保证有效吨
RSF
RS之后被拉低。
程序设计
当WEN2 / LD被复位过程中保持低电平时，该引脚为负载
（ LD）使能标志抵消编程。在此配置中，
WEN2 / LD可以被用于访问4个8位的偏移寄存器
对于写入或读出的数据中包含的CY7C42X1V
这些寄存器。
当该设备被配置为可编程标志和
无论WEN2 / LD和WEN1低，头低到高
WCLK的过渡写入数据从数据输入到
空偏移最小显著位（ LSB ）寄存器。第二，
第三和第四低到高的WCLK存储数据的转换
在空荡荡的偏移最高有效位（ MSB ）寄存器，全
LSB失调寄存器和全偏移寄存器的MSB ，分别
当WEN2 / LD和WEN1低。第五低到高
WCLK的过渡，同时WEN2 / LD和WEN1是LOW
数据写入到空的LSB的重新注册。
图1
节目
该寄存器的尺寸和缺省值的各种设备
类型。
这是没有必要写入到所有的偏移量寄存器在同一时间。
的偏移寄存器的子集，可写的;然后，通过将
在WEN2 / LD输入高电平时， FIFO返回到正常的读
和写操作。下一次WEN2 / LD被拉低，
在接下来的写操作将数据存储偏移值寄存器中
序列。
的偏移寄存器中的内容可以被读取到数据
输出时， WEN2 / LD为低电平，既REN1和REN2
低。的RCLK读寄存器低到高的转变
内容发送到数据输出端。写入和读出不应该
在偏移寄存器同时进行。
FIFO操作
当WEN1信号为低电平有效， WEN2为高电平有效，
在D个数据本
0-8
销被写入到FIFO的每个
在WCLK信号的上升沿。类似地，当REN1和
REN2信号是低电平有效，在FIFO存储器中的数据将
在Q提交
0-8
输出。新的数据将提交
在RCLK的每个上升沿而REN1和REN2是
活跃的。 REN1和REN2必须建立吨
ENS
RCLK为前
是一个有效的读取功能。 WEN1和WEN2必须出现吨
ENS
WCLK之前，它是一个有效的写功能。
输出使能（ OE ）引脚提供给三态的Q
0-8
输出时， OE为有效。当OE启用（低） ，数据
在输出寄存器将提供给Q
0-8
吨后输出
OE
.
FIFO中包含溢出电路不允许附加
当写入FIFO满，和下溢电路不允许
另外，当读取FIFO为空。 FIFO为空
保持在其Q的最后一个有效读出的数据
0-8
输出
即使额外的读取发生。
写使能1 （ WEN1 ） 。
如果FIFO配置为编程
梅布尔标志，写使能1 （ WEN1 ）是唯一的写使能
控制引脚。在这种配置中，当写使能1（ WEN1 ）
是LOW时，数据可以被加载到输入寄存器和RAM
阵列上的每个写时钟的低到高的转变
（ WCLK ） 。被存储的数据RAM阵列的顺序和
独立于任何正在进行读操作。
文件编号： 38-06010牧师* B
第18页3
CY7C4421V/4201V/4211V/4221V
CY7C4231V/4241V/4251V
64 x 9
8
6
0
8
256 x 9
7
空偏移（ LSB）注册。
默认值= 007H
512 x 9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
1K ×9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
0
空偏移（ LSB）注册。
默认值= 007H
8
0
8
0
8
0
（MSB）
0
8
1
（MSB）
00
0
8
6
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
0
8
0
8
0
（MSB）
0
8
1
（MSB）
00
0
2K ×9
8
7
空偏移（ LSB）注册。
默认值= 007H
4K ×9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
8K ×9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
0
8
2
（MSB）
000
0
8
3
（MSB）
0000
0
8
4
（MSB）
00000
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
2
（MSB）
000
0
8
3
（MSB）
0000
0
8
4
（MSB）
00000
0
图1.偏移寄存器地址和默认值
可编程标志（ PAE ， PAF ）操作
无论是标志偏移寄存器的编程方式
在描述
表1
或使用默认值，则
可编程几乎空标志（ PAE ）和可编程
几乎满标志（ PAF）的状态是由它们的对决定
应的偏移量寄存器和读出之间的差
和写指针。
表1.书面偏移寄存器
LD
0
文
0
WCLK
[1]
选择
空偏移（ LSB ）
空偏移（ MSB ）
全偏移（ LSB ）
全偏移（ MSB ）
无操作
写入FIFO
无操作
由空偏移至少显著位所形成的数
注册和空失调最显著寄存器被称为
为
n
并且确定PAE的操作。 PAE是同步的
一个触发器认列之于RCLK的低到高的转变
并为低电平时， FIFO包含n个或更少的未读字。
PAE设置HIGH由RCLK的低到高的转变
当FIFO中包含第（n + 1 ）或更大的未读单词。
通过充分抵消至少显著位所形成的数
注册和充分抵消最显著位寄存器被称为
as
m
并确定血小板活化因子的操作。 PAE是同步的
的发布到WCLK的低到高的转变由一个触发器
并置为低电平时的未读的字在FIFO的数量
大于或CY7C4421V （64 - 米）相等， CY7C4201V
（256 - 米） ， CY7C4211V （512 - 米） ， CY7C4221V （1K - 米） ，
CY7C4231V （2K - 米） ， CY7C4241V （ 4K - 米） ，和
CY7C4251V （ 8K - 米）。 PAF就为高由低到高
WCLK过渡时可用内存的数量
位置是大于m 。
0
1
1
1
0
1
注意：
1.同样的选择顺序适用于从寄存器读取。 REN1和REN2启用和读是在RCLK的低到高的跳变进行。
文件编号： 38-06010牧师* B
第18页4
CY7C4421V/4201V/4211V/4221V
CY7C4231V/4241V/4251V
表2.状态标志
词FIFO数
CY7C4421V
0
1n的
[2]
第（n + 1）至32
33 （ 64-第（m + 1））的
(64m)
[3]
63
64
0
1n的
[2]
第（n + 1） 128
129至（ 256-第（m + 1））的
(256m)
[3]
255个
256
词FIFO数
CY7C4221V
0
1n的
[2]
第（n + 1） 512
513 （ 1024
(m+1))
(1024m)
[3]
到1023
1024
0
1n的
[2]
第（n + 1）至1024
1025 （ 2048
(m+1))
(2048m)
[3]
2047
2048
CY7C4231V
0
1n的
[2]
第（n + 1）至2048
2049到（ 4096
(m+1))
(4096m)
[3]
4095
4096
CY7C4241V
0
1n的
[2]
第（n + 1）至4096
4097到（ 8192
(m+1))
(8192m)
[3]
到8191
8192
CY7C4251V
FF
H
H
H
H
H
L
PAF
H
H
H
H
L
L
PAE
L
L
H
H
H
H
EF
L
H
H
H
H
H
CY7C4201V
0
1n的
[2]
第（n + 1） 256
257 （ 512-第（m + 1））的
(512m)
[3]
到511
512
CY7C4211V
FF
H
H
H
H
H
L
PAF
H
H
H
H
L
L
PAE
L
L
H
H
H
H
EF
L
H
H
H
H
H
宽度扩展配置
字宽可简单地通过连接，对应增加
应的多个设备的输入控制信号。一
复合标志应用于每个端点的创建
状态标志（ EF和FF ） 。部分状态标志（ PAE和
PAF）可从任何一台设备来检测。
图2
demon-
通过使用两个CY7C42X1Vs了一个18比特的字宽。任何
字宽度可以通过添加额外的可获得
CY7C42X1Vs.
当CY7C42X1V是在宽度扩展配置，
在读使能（ REN2 ）控制输入可以接地（见
图2）。
在这种配置中，写使能2 /负载
（ WEN2 / LD ）引脚设置为低电平复位，使该引脚工作
作为对照，以加载和读取可编程标志偏移。
标志操作
该CY7C42X1器件提供4引脚标志指示
的FIFO内容的条件。空，满， PAE和PAF是
同步的。
满标志
的满标志（ FF）将变为低电平时，器件已满。写操作
系统蒸发散被禁止FF时为低，无论状态
的WEN1和WEN2 / LD 。 FF同步到WCLK ，即，它
专门更新由WCLK的每个上升沿。
空标志
空标志（ EF）将变为低电平时，该设备是空的。
读操作被禁止，只要EF为低，
不管REN1和REN2的状态。 EF是同步的
到RCLK ，也就是说，它是专门更新过的每个上升沿
RCLK 。
注意事项：
2， N =空偏移（N = 7的默认值） 。
3， M =完全补偿（M = 7的默认值） 。
文件编号： 38-06010牧师* B
第18页5
CY7C4421V/4201V/4211V/4221V
CY7C4231V/4241V/4251V
低电压的64/256 / 512 / 1K / 2K / 4K / 8K ×9同步FIFO
特点
高速，低功耗，先入先出（ FIFO ）
回忆
64 ×9 （ CY7C4421V ）
256× 9 （ CY7C4201V ）
512× 9 （ CY7C4211V ）
1K ×9 （ CY7C4221V ）
2K ×9 （ CY7C4231V ）
4K ×9 （ CY7C4241V ）
8K ×9 （ CY7C4251V ）
高速66 - MHz工作频率（ 15 ns的读/写周期
时间）
低功耗（I
CC
= 20 mA）的
低功耗，易操作3.3V
融入低压系统
5V容限输入V
IH MAX
= 5V
完全异步和同步读写
手术
空，满，可编程几乎空
几乎满状态标志
TTL兼容
输出使能（ OE ）引脚
独立的读写使能引脚
中心电源和接地引脚，可降低噪音
宽度扩展能力
节省空间的32引脚7毫米× 7毫米TQFP
- 32引脚PLCC
功能说明
该CY7C42X1V是高速，低功耗，先进先出存储器
与时钟读写接口。所有的9位。
可编程特性包括几乎满/殆空
标志。这些FIFO提供了各种各样的数据的解
缓冲的需求，包括高速数据采集，多
处理器接口和通信缓冲。
这些FIFO中有9位的输入和输出端口是
由单独的时钟和使能信号来控制。输入端口
由一个自由运行的时钟（ WCLK ）和两个写控制
使能引脚（ WEN1 ， WEN2 / LD） 。
当WEN1为LOW和WEN2 / LD为HIGH时，数据被写入
成在WCLK信号的上升沿的FIFO中。而
WEN1 ， WEN2 / LD保持活跃，数据不断写入
在每个WCLK周期的FIFO中。输出端口被控制
通过类似的方式自由运行读时钟（ RCLK ）和
两个读使能引脚（ REN1 ， REN2 ） 。此外，该
CY7C42X1V有一个输出使能引脚（ OE ） 。在读
（ RCLK ）和write （ WCLK ）时钟可绑在一起
单时钟操作或两个时钟会运行indepen-
dently异步读/写应用程序。时钟
频率高达66 MHz的是可以实现的。
深度扩展可以使用一个使能输入端为系统
控制，而其他使被扩展逻辑控制
直接数据流。
逻辑框图
D0
8
引脚配置
PLCC
顶视图
4 3 2 1 32 3130
29
5
28
6
27
7
26
8
9
25
10
24
11
23
22
12
21
13
141516 171819 20
EF
FF
Q
0
Q
1
Q
2
Q
3
Q
4
D
2
D
3
D
4
D
5
D
6
D
7
D
8
旗
节目
注册
D
1
D
0
PAF
PAE
GND
REN1
RCLK
REN2
OE
EF
PAE
PAF
FF
RS
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
旗
逻辑
输入
注册
WCLK WEN1 WEN2 / LD
写
控制
双端口
RAM阵列
64 x 9
写
指针
8Kx 9
读
指针
TQFP
顶视图
D
4
D
5
D
6
D
7
D
8
RS
24
23
22
21
20
19
18
17
9 10 11 12 13 14 15 16
OE
EF
FF
Q
0
Q
1
Q
2
Q
3
Q
4
D
2
D
3
1
2
3
4
5
6
7
8
32 31 30 29 28 27 26 25
RS
RESET
逻辑
D
1
D
0
PAF
PAE
GND
REN1
RCLK
REN2
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
THREE- ST
吃
OUTPUTREGISTER
OE
Q0
8
读
控制
RCLK REN1 REN2
赛普拉斯半导体公司
文件编号： 38-06010修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年8月22日
CY7C4421V/4201V/4211V/4221V
CY7C4231V/4241V/4251V
选购指南
CY7C42X1V-15
最大频率
最大访问时间
最小周期时间
最小数据或使建立
最小数据或保持启用
最大国旗延迟
有源电源电流
CY7C4421V
密度
64 x 9
广告
CY7C4201V
256 x 9
CY7C4211V
512 x 9
66.7
11
15
4
1
10
20
CY7C4221V
1K ×9
CY7C42X1V-25
40
15
25
6
1
15
20
CY7C4231V
2K ×9
CY7C42X1V-35
28.6
20
35
7
2
20
20
CY7C4241V
4K ×9
单位
兆赫
ns
ns
ns
ns
ns
mA
CY7C4251V
8K ×9
引脚德网络nitions
信号名称
D
08
Q
08
WEN1
描述
数据输入
数据输出
写使能1
I / O
I
O
I
数据输入9位的总线。
数据输出的9位总线。
唯一的写使能时，设备被配置为具有可编程的标志。
数据是写在WCLK的低到高的转变时WEN1被断言和FF是
HIGH 。如果FIFO被配置为具有两个写使能，数据被写在低到高的
WCLK过渡时WEN1为低和WEN2 / LD和FF都高。
如果高在复位时，该引脚作为第二个写使能。
如果低电平复位时，该
引脚作为一个控制写入或读取的可编程标志偏移。 WEN1必须
LOW和WEN2必须为高电平将数据写入FIFO中。数据将不被写入FIFO
如果FF低。如果FIFO被配置为具有可编程的标志， WEN2 / LD保持低
写入或读取的可编程标志偏移。
使设备的读操作。
上升沿时钟数据到FIFO时WEN1为LOW和WEN2 / LD为高
并且FIFO未满。
当LD被断言， WCLK将数据写入到可编程
标志偏移寄存器。
当REN1和REN2是边缘时钟上升沿数据从FIFO中低和
FIFO不为空。
当WEN2 / LD为低， RCLK读出的数据可编程标志
偏移寄存器。
当EF为低电平时， FIFO为空。 EF同步到RCLK 。
当FF为低电平时， FIFO满。 FF同步到WCLK 。
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移值
编程到FIFO中。
当PAF为低电平时，FIFO几乎完全基于几乎完全偏移值
编程到FIFO中。
重置设备以空状态。
之前的初始读或写操作需要复位
上电后运行。
当OE为低电平时，FIFO的数据输出驱动它们所连接的总线。
If
OE为高电平时， FIFO的输出为高阻态（高阻）状态。
当进入或退出空和近空状态，
该标志是由RCLK完全更新。标志
表示几乎完全和完整状态完全更新
由WCLK 。同步标志建筑保证
标志保持其状态为至少一个周期
所有的配置都采用了先进的制造0.65米
P-阱CMOS工艺。输入ESD保护大于
2001V ，并且闩锁，防止通过使用保护环。
描述
WEN2/LD
双模式引脚
写使能2
负载
I
I
REN1 ， REN2
WCLK
读使能
输入
写时钟
I
I
RCLK
读时钟
I
EF
FF
PAE
PAF
RS
OE
空标志
满标志
可编程
几乎是空的
可编程
几乎满
RESET
OUTPUT ENABLE
O
O
O
O
I
I
功能说明
（续）
该CY7C42X1V提供了4个状态引脚：空，满，几乎
空，几乎满。在几乎空/几乎满标志编程
梅布尔到一个字的粒度。可编程标志默认
空-7和全7 。
该标志是同步的，也就是说，它们改变状态相
无论是读时钟（ RCLK ）或写时钟（ WCLK ） 。
文件编号： 38-06010修订版**
第17页2
CY7C4421V/4201V/4211V/4221V
CY7C4231V/4241V/4251V
架构
该CY7C42X1V包括64一个数组的九个8K字
每个比特（由SRAM单元的双端口阵列中实现） ，
一个读指针，写指针，控制信号（ RCLK ， WCLK ，
REN1 ， REN2 ， WEN1 ， WEN2 ， RS ） ，和标志（ EF ， PAE ， PAF ，
FF.)
写使能2 /加载（ WEN2 / LD ） 。
这是一个双功能引脚。
FIFO被复位时配置有可编程的标志
或有两个写使能，其允许深度
扩展。如果写使能2 /加载（ WEN2 / LD ）设置为活动
至高电平（ RS = LOW ）时，此引脚用作第二写
使能引脚。
如果FIFO被配置为具有两个写使能，当写
启用（ WEN1 ）低和写使能2 /加载（ WEN2 / LD ）
是高电平时，数据可以被加载到输入寄存器和RAM
阵列上的每个写时钟的低到高的转变
（ WCLK ）的数据存储在RAM阵列顺序地和
独立于任何正在进行读操作。
复位FIFO
在上电时，在FIFO必须用复位来复位（RS）
周期。这使得FIFO进入空状态
由EF为低所指。所有数据输出（Q
0-8
）变低
t
RSF
经过RS的上升沿。为了在FIFO复位
到默认状态，下降沿必须发生在RS和
用户不能读取或写入，而RS为低。所有标志
保证有效吨
RSF
RS之后被拉低。
程序设计
当WEN2 / LD被复位过程中保持低电平时，该引脚为负载
（ LD）使能标志抵消编程。在此配置中，
WEN2 / LD可以被用于访问4个8位的偏移寄存器
对于写入或读出的数据中包含的CY7C42X1V
这些寄存器。
当该设备被配置为可编程标志和
无论WEN2 / LD和WEN1低，头低到高
WCLK的过渡写入数据从数据输入到
空偏移最小显著位（ LSB ）寄存器。第二，
第三和第四低到高的WCLK存储数据的转换
在空荡荡的偏移最高有效位（ MSB ）寄存器，全
LSB失调寄存器和全偏移寄存器的MSB ，分别
当WEN2 / LD和WEN1低。第五低到高
WCLK的过渡，同时WEN2 / LD和WEN1是LOW
数据写入到空的LSB的重新注册。
图1
节目
该寄存器的尺寸和缺省值的各种设备
类型。
这是没有必要写入到所有的偏移量寄存器在同一时间。
的偏移寄存器的子集，可写的;然后，通过将
在WEN2 / LD输入高电平时， FIFO返回到正常的读
和写操作。下一次WEN2 / LD被拉低，
在接下来的写操作将数据存储偏移值寄存器中
序列。
的偏移寄存器中的内容可以被读取到数据
输出时， WEN2 / LD为低电平，既REN1和REN2
低。的RCLK读寄存器低到高的转变
内容发送到数据输出端。写入和读出不应该
在偏移寄存器同时进行。
FIFO操作
当WEN1信号为低电平有效， WEN2为高电平有效，
在D个数据本
0-8
销被写入到FIFO的每个
在WCLK信号的上升沿。类似地，当REN1和
REN2信号是低电平有效，在FIFO存储器中的数据将
在Q提交
0-8
输出。新的数据将提交
在RCLK的每个上升沿而REN1和REN2是
活跃的。 REN1和REN2必须建立吨
ENS
RCLK为前
是一个有效的读取功能。 WEN1和WEN2必须出现吨
ENS
WCLK之前，它是一个有效的写功能。
输出使能（ OE ）引脚提供给三态的Q
0-8
输出时， OE为有效。当OE启用（低） ，数据
在输出寄存器将提供给Q
0-8
吨后输出
OE
.
FIFO中包含溢出电路不允许附加
当写入FIFO满，和下溢电路不允许
另外，当读取FIFO为空。 FIFO为空
保持在其Q的最后一个有效读出的数据
0-8
输出
即使额外的读取发生。
写使能1 （ WEN1 ） 。
如果FIFO配置为编程
梅布尔标志，写使能1 （ WEN1 ）是唯一的写使能
控制引脚。在这种配置中，当写使能1（ WEN1 ）
是LOW时，数据可以被加载到输入寄存器和RAM
阵列上的每个写时钟的低到高的转变
（ WCLK ） 。被存储的数据RAM阵列的顺序和
独立于任何正在进行读操作。
文件编号： 38-06010修订版**
第17页3
CY7C4421V/4201V/4211V/4221V
CY7C4231V/4241V/4251V
64 x 9
8
6
0
8
256 x 9
7
空偏移（ LSB）注册。
默认值= 007H
512 x 9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
1K ×9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
0
空偏移（ LSB）注册。
默认值= 007H
8
0
8
0
8
0
（MSB）
0
8
1
（MSB）
00
0
8
6
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
0
8
0
8
0
（MSB）
0
8
1
（MSB）
00
0
2K ×9
8
7
空偏移（ LSB）注册。
默认值= 007H
4K ×9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
8K ×9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
0
8
2
（MSB）
000
0
8
3
（MSB）
0000
0
8
4
（MSB）
00000
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
2
（MSB）
000
0
8
3
（MSB）
0000
0
8
4
（MSB）
00000
0
图1.偏移寄存器地址和默认值
可编程标志（ PAE ， PAF ）操作
无论是标志失调所描述的寄存器进行编程
in
表1
或使用默认值，该可编程
几乎空标志（ PAE ）和可编程几乎满标志
（ PAF）的状态由它们相应的偏移量确定
寄存器和读与写之间的差
指针。
表1.书面偏移寄存器
LD
0
文
0
WCLK
[1]
选择
空偏移（ LSB ）
空偏移（ MSB ）
全偏移（ LSB ）
全偏移（ MSB ）
无操作
写入FIFO
无操作
由空偏移至少显著位所形成的数
注册和空失调最显著寄存器被称为
为
n
并且确定PAE的操作。 PAE是同步的
一个触发器认列之于RCLK的低到高的转变
并为低电平时， FIFO包含n个或更少的未读字。
PAE设置HIGH由RCLK的低到高的转变
当FIFO中包含第（n + 1 ）或更大的未读单词。
通过充分抵消至少显著位所形成的数
注册和充分抵消最显著位寄存器被称为
as
m
并确定血小板活化因子的操作。 PAE是同步的
的发布到WCLK的低到高的转变由一个触发器
并置为低电平时的未读的字在FIFO的数量
大于或CY7C4421V （64 - 米）相等， CY7C4201V
（256 - 米） ， CY7C4211V （512 - 米） ， CY7C4221V （1K - 米） ，
CY7C4231V （2K - 米） ， CY7C4241V （ 4K - 米） ，和
CY7C4251V （ 8K - 米）。 PAF就为高由低到高
WCLK过渡时可用内存的数量
位置是大于m 。
0
1
1
1
0
1
注意：
1.同样的选择顺序适用于从寄存器读取。 REN1和REN2启用和读是在RCLK的低到高的跳变进行。
文件编号： 38-06010修订版**
第17页4
CY7C4421V/4201V/4211V/4221V
CY7C4231V/4241V/4251V
表2.状态标志
词FIFO数
CY7C4421V
0
1n的
[2]
第（n + 1）至32
33 （ 64-第（m + 1））的
(64m)
64
[3]
63
CY7C4201V
0
1n的
[2]
第（n + 1） 128
129至（ 256-第（m + 1））的
(256m)
[3]
255个
256
0
1n的
[2]
CY7C4211V
FF
H
H
H
H
H
L
PAF
H
H
H
H
L
L
PAE
L
L
H
H
H
H
EF
L
H
H
H
H
H
第（n + 1） 256
257 （ 512-第（m + 1））的
(512m)
[3]
到511
512
词FIFO数
CY7C4221V
0
1n的
[2]
第（n + 1） 512
513 （ 1024
(m+1))
(1024m)
1024
[3]
CY7C4231V
0
1n的
[2]
第（n + 1）至1024
1025 （ 2048
(m+1))
(2048m)
2048
[3]
CY7C4241V
0
1n的
[2]
第（n + 1）至2048
2049到（ 4096
(m+1))
(4096m)
4096
[3]
CY7C4251V
0
1n的
[2]
第（n + 1）至4096
4097到（ 8192
(m+1))
(8192m)
8192
[3]
FF
H
H
H
H
H
L
PAF
H
H
H
H
L
L
PAE
L
L
H
H
H
H
EF
L
H
H
H
H
H
到1023
2047
4095
到8191
宽度扩展配置
字宽可简单地通过连接，对应增加
应的多个设备的输入控制信号。一
复合标志应用于每个端点的创建
状态标志（ EF和FF ） 。部分状态标志（ PAE和
PAF）可从任何一台设备来检测。
图2
demon-
通过使用两个CY7C42X1Vs了一个18比特的字宽。任何
字宽度可以通过添加额外的可获得
CY7C42X1Vs.
当CY7C42X1V是在宽度扩展配置，
在读使能（ REN2 ）控制输入可以接地（见
图2）。
在这种配置中，写使能2 /负载
（ WEN2 / LD ）引脚设置为低电平复位，使该引脚工作
作为对照，以加载和读取可编程标志偏移。
标志操作
该CY7C42X1器件提供4引脚标志指示
的FIFO内容的条件。空，满， PAE和PAF是
同步的。
满标志
的满标志（ FF）将变为低电平时，器件已满。写操作
系统蒸发散被禁止FF时为低，无论状态
的WEN1和WEN2 / LD 。 FF同步到WCLK ，即，它
专门更新由WCLK的每个上升沿。
空标志
空标志（ EF）将变为低电平时，该设备是空的。
读操作被禁止，只要EF为低，
不管REN1和REN2的状态。 EF是同步的
到RCLK ，也就是说，它是专门更新过的每个上升沿
RCLK 。
注意事项：
2， N =空偏移（N = 7的默认值） 。
3， M =完全补偿（M = 7的默认值） 。
文件编号： 38-06010修订版**
第17页5
QQ：2881677436 复制
