CY7C4421 / 4201 /四千二百二十一分之四千二百十一CY7C4231 /四十二万五千一百六十四分之四千二百四十一/五百一十二分之二百五十六/ 1K / 2K / 4K / 8K ×9同步FIFO
1CY7C4231/4241/42
51
CY7C4421/4201/4211/4221
CY7C4231/4241/4251
的64/256 / 512 / 1K / 2K / 4K / 8K ×9同步FIFO的
特点
高速，低功耗，先入先出（ FIFO ）
回忆
64 ×9 （ CY7C4421 ）
256× 9 （ CY7C4201 ）
512× 9 （ CY7C4211 ）
1K ×9 （ CY7C4221 ）
2K ×9 （ CY7C4231 ）
4K ×9 （ CY7C4241 ）
8K ×9 （ CY7C4251 ）
高速100 MHz工作频率（ 10 ns的读/写周期
时间）
低功耗（I
CC
= 35 mA）的
完全异步和同步读写
手术
空，满，可编程几乎空
几乎满状态标志
TTL兼容
可扩展的宽度
输出使能（ OE ）引脚
独立的读写使能引脚
中心电源和接地引脚，可降低噪音
宽度扩展能力
节省空间7毫米X 7毫米32引脚TQFP
- 32引脚PLCC
引脚兼容，功能上等同于IDT72421 ，
72201 ， 72211 ， 72221 ， 72231和72241
功能说明
该CY7C42X1是高速，低功耗，先入先出
（FIFO ）存储器与时钟频率的读写接口。所有
9位宽。该CY7C42X1是引脚兼容
IDT722X1 。可编程特性包括殆满/殆
空标志。这些FIFO提供了各种各样的解决方案
的数据缓冲的需要，包括高速数据采集，
多处理器接口和通信缓冲。
这些FIFO中有9位的输入和输出端口是CON-
由独立的时钟受控和使能信号。输入端口是
通过一个自由运行的时钟（ WCLK ）和两个写烯控
能引脚（ WEN1 ， WEN2 / LD）。
当WEN1为LOW和WEN2 / LD为HIGH时，数据被写入
成在WCLK信号的上升沿的FIFO中。而
WEN1 ， WEN2 / LD保持活跃，数据不断写入
在每个WCLK周期的FIFO中。输出端口被控制
通过一个自由运行的读时钟（ RCLK ）和2类似的方式
读使能引脚（ REN1 ， REN2 ） 。此外， CY7C42X1
有一个输出使能引脚（OE） 。在读（ RCLK ）和Write
（ WCLK ）时钟可连接在一起的单时钟操作
或两个时钟可用于异步独立运行
读/写的应用程序。时钟频率高达100 MHz的
可以实现的。
深度扩展可以使用一个使能输入端为系统
控制，而其他使被扩展逻辑控制
直接数据流。
逻辑框图
D0 - 8
输入
注册
引脚配置
PLCC
顶视图
4 3 2 1 32 3130
29
5
28
6
27
7
26
8
9
25
10
24
11
23
12
22
21
13
141516171819 20
EF
FF
Q
0
Q
1
Q
2
Q
3
Q
4
D
2
D
3
D
4
D
5
D
6
D
7
D
8
旗
节目
注册
D
1
D
0
PAF
PAE
GND
REN1
RCLK
REN2
OE
EF
PAE
PAF
FF
RS
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
42X1–2
旗
逻辑
双端口
RAM阵列
64 x 9
WCLK WEN1 WEN2 / LD
写
控制
TQFP
顶视图
D
4
D
5
D
6
D
7
D
8
RS
24
23
22
21
20
19
18
17
9 10 11 12 13 14 15 16
42X1–3
OE
EF
FF
Q
0
Q
1
Q
2
Q
3
Q
4
D
2
D
3
1
2
3
4
5
6
7
8
写
指针
8K ×9
读
指针
32 31 30 29 28 27 26 25
RS
RESET
逻辑
D
1
D
0
PAF
PAE
GND
REN1
RCLK
REN2
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
THREE- ST
吃
OUTPUTREGISTER
OE
Q0 - 8
读
控制
RCLK REN1 REN2
42X1–1
赛普拉斯半导体公司
3901北一街
圣荷西
CA 95134
408-943-2600
2001年3月8日
CY7C4421/4201/4211/4221
CY7C4231/4241/4251
功能说明
（续）
该CY7C42X1提供了4个状态引脚：空，满，几乎空白，
几乎已满。在几乎空/几乎满标志是可编程
以单个词的粒度。可编程标志默认
空 - 7和全 - 7 。
该标志是同步的，也就是说，它们改变状态相
无论是读出时钟（ RCLK ）或写入时钟（ WCLK ） 。当
进入或退出空和近空状态时，
标志由RCLK完全更新。该标志表示
几乎满和全州由WCLK专门更新。
同步标志建筑保证标志
保持其状态为至少一个周期
所有的配置都采用了先进的0.65μ制
n阱CMOS技术。输入ESD保护大于
2001V ，并且闩锁，防止通过使用保护环。
选购指南
CY7C42X1-10
最大频率（MHz ）
最大访问时间（纳秒）
最小周期时间（纳秒）
最小数据或启用设置（ NS ）
最小的数据或使保持（ NS ）
最大国旗延迟（ns ）
有源电力供应
电流（I
CC1
)
广告
产业
100
8
10
3
0.5
8
35
40
CY7C42X1-15
66.7
10
15
4
1
10
35
40
CY7C42X1-25
40
15
25
6
1
15
35
40
CY7C4421
密度
64 x 9
CY7C4201
256 x 9
CY7C4211
512 x 9
CY7C4221
1K ×9
CY7C4231
2K ×9
CY7C4241
4K ×9
CY7C4251
8K ×9
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
储存温度...................................- 65
°
C至+150
°
C
环境温度与
电源应用...............................................- 55
°
C至+ 125
°
C
电源电压对地电位............... -0.5V至+ 7.0V
直流电压应用到输出的
在高Z状态.............................................. 。 -0.5V至+ 7.0V
直流输入电压............................................ -3.0V至+ 7.0V
注意：
1. T
A
是外壳温度的「即时」 。
输出电流为输出（ LOW ） ............................. 20毫安
静电放电电压........................................... >2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ....... >200毫安
工作范围
范围
广告
产业
[1]
环境
温度
0
°
C至+70
°
C
–40
°
C至+ 85
°
C
V
CC
5V ± 10%
5V ± 10%
2
CY7C4421/4201/4211/4221
CY7C4231/4241/4251
引脚德网络nitions
信号名称
D
0–8
Q
0–8
WEN1
描述
数据输入
数据输出
写使能1
I / O
I
O
I
数据输入9位总线
数据输出的9位总线
唯一的写使能时，设备被配置为具有可编程的标志。数据
写在WCLK的低到高的转变时WEN1被断言和FF高。
如果FIFO被配置为具有两个写使能，数据被写在低到高的跳变
WCLK时WEN1为低和WEN2 / LD和FF都高。
如果高在复位时，该引脚作为第二个写使能。如果低电平复位时，该引脚
作为一个控制写入或读取的可编程标志偏移。 WEN1必须
LOW和WEN2必须为高电平将数据写入FIFO中。数据将不被写入FIFO
如果FF低。如果FIFO被配置为具有可编程的标志， WEN2 / LD保持低
写入或读取的可编程标志偏移。
使设备的读操作。
上升沿时钟数据到FIFO时WEN1为LOW和WEN2 / LD为高
并且FIFO未满。当LD被断言， WCLK将数据写入到可编程标志，摘
设置寄存器。
上升沿时钟数据从FIFO中取出时REN1和REN2都为低电平并且FIFO
是不是空的。当WEN2 / LD为低， RCLK读出的数据的可编程标志偏移
注册。
当EF为低电平时， FIFO为空。 EF同步到RCLK 。
当FF为低电平时， FIFO满。 FF同步到WCLK 。
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移值亲
编程到FIFO。
当PAF为低电平时，FIFO几乎完全基于编程的几乎全偏移值
在FIFO中。
重置设备以空状态。之前的初始读或写操作需要复位
上电后运行。
当OE为低电平时，FIFO的数据输出驱动它们所连接的总线。如果OE是
HIGH时，FIFO的输出为高阻态（高阻）状态。
描述
WEN2/LD
双模式引脚
写使能2
负载
I
I
REN1 ， REN2
WCLK
读使能
输入
写时钟
I
I
RCLK
读时钟
I
EF
FF
PAE
PAF
RS
OE
空标志
满标志
可编程
几乎是空的
可编程
几乎满
RESET
OUTPUT ENABLE
O
O
O
O
I
I
3
CY7C4421/4201/4211/4221
CY7C4231/4241/4251
电气特性
在整个工作范围
[2]
7C42X1-10
参数
V
OH
V
OL
V
IH
V
IL
I
IX
I
OS[3]
I
OZL
I
OZH
I
CC1[4]
I
CC2[5]
描述
输出高电压
输出低电压
输入高电压
输入低电压
输入漏
当前
输出短路
短路电流
输出OFF ，
高阻电流
有源电力供应
当前
平均待机
当前
V
CC
=最大。
V
CC
=最大，
V
OUT
= GND
OE > V
IH
,
V
SS
＆ LT ; V
O
＆ LT ; V
CC
Com'l
IND
Com'l
IND
测试条件
V
CC
=最小值，
I
OH
= -2.0毫安
V
CC
=最小值，
I
OL
= 8.0毫安
2.2
–3.0
–10
–90
–10
+10
35
40
10
15
分钟。
2.4
0.4
V
CC
0.8
+10
2.2
–3.0
–10
–90
–10
+10
35
40
10
15
马克斯。
7C42X1-15
分钟。
2.4
0.4
V
CC
0.8
+10
2.2
–3.0
–10
–90
–10
+10
35
40
10
15
马克斯。
7C42X1-25
分钟。
2.4
0.4
V
CC
0.8
+10
马克斯。
单位
V
V
V
V
mA
mA
mA
mA
mA
mA
mA
电容
[6]
参数
C
IN
C
OUT
描述
输入电容
输出电容
测试条件
T
A
= 25
°
C，F = 1MHz时，
V
CC
= 5.0V
马克斯。
5
7
单位
pF
pF
交流测试负载和波形
[7, 8]
R1 1.1
5V
产量
C
L
INCLUDING
夹具
范围
相当于：
戴维南等效
420
产量
R2
680
3.0V
GND
≤
3纳秒
所有的输入脉冲
90%
10%
90%
10%
≤
3纳秒
42X1–5
42X1–4
1.91V
注意事项：
2.请参见本规范A组分组测试信息的最后一页。
3.测试不超过一个的输出的时间不超过一秒钟。
4.输出打开。在测试的频率= 20 MHz的。
5.所有输入= V
CC
- 0.2V ，除了WCLK和RCLK ，这是开关频率为20 MHz 。
6.测试开始后任何设计或工艺变化，可能会影响这些参数。
7. C
L
= 30 pF适用于所有交流的参数，除了在t
OHZ
.
8. C
L
= 5 pF的对于T
OHZ
.
4
CY7C4421 / 4201 /四千二百二十一分之四千二百十一CY7C4231 /四十二万五千一百六十四分之四千二百四十一/五百一十二分之二百五十六/ 1K / 2K / 4K / 8K ×9同步FIFO
CY7C4421/4201/4211/4221
CY7C4231/4241/4251
的64/256 / 512 / 1K / 2K / 4K / 8K ×9同步FIFO的
特点
高速，低功耗，先入先出（ FIFO ）
回忆
- 64 × 9 （ CY7C4421 ）
- 256 × 9 （ CY7C4201 ）
- 512 × 9 （ CY7C4211 ）
- 1K × 9 （ CY7C4221 ）
- 2K × 9 （ CY7C4231 ）
- 4K × 9 （ CY7C4241 ）
- 8K × 9 （ CY7C4251 ）
高速100 MHz工作频率（ 10 ns的读/写周期
时间）
低功耗（I
CC
= 35 mA）的
完全异步和同步读写
手术
空，满，可编程几乎空
几乎满状态标志
TTL兼容
可扩展的宽度
输出使能（ OE ）引脚
独立的读写使能引脚
中心电源和接地引脚，可降低噪音
宽度扩展能力
节省空间7毫米× 7毫米32引脚TQFP
管脚兼容和功能上等同于
IDT72421 ， 72201 ， 72211 ， 72221 ， 72231和72241
无铅封装
功能说明
该CY7C42X1是高速，低功耗的FIFO存储器
同主频的读写接口。所有9位。该
CY7C42X1是引脚兼容IDT722X1 。可编程
功能包括几乎全/近空标志。这些FIFO
对于各种各样的数据缓冲需求提供解决方案，
包括高速数据采集，多处理器接口
脸，通信缓冲。
这些FIFO中有9位的输入和输出端口是
由单独的时钟和使能信号来控制。输入端口
由自由振荡时钟（ WCLK ）和两个控制
写使能引脚（ WEN1 ， WEN2 / LD） 。
当WEN1为LOW和WEN2 / LD为HIGH时，数据被写入
成在WCLK信号的上升沿的FIFO中。而
WEN1 ， WEN2 / LD保持活跃，数据不断写入
在每个WCLK周期的FIFO中。输出端口被控制
通过一个自由运行的读时钟（ RCLK ）和2类似的方式
读使能引脚（ REN1 ， REN2 ） 。此外， CY7C42X1
有一个输出使能引脚（OE） 。在读（ RCLK ）和Write
（ WCLK ）时钟可连接在一起的单时钟操作
或两个时钟可用于异步独立运行
读/写的应用程序。时钟频率高达100 MHz的
可以实现的。
深度扩展可以使用一个使能输入端为系统
控制，而其他使被扩展逻辑控制
直接数据流。
逻辑框图
D0 - 8
销刀豆网络gurations
PLCC
顶视图
4 3 2 1 32 3130
29
5
28
6
27
7
26
8
9
25
10
24
11
23
12
22
21
13
141516 171819 20
WCLK WEN1 WEN2 / LD
旗
节目
注册
写
控制
旗
逻辑
双端口
RAM阵列
64 x 9
写
指针
8K ×9
读
指针
EF
PAE
PAF
FF
D
1
D
0
PAF
PAE
GND
REN1
RCLK
REN2
OE
D
2
D
3
D
4
D
5
D
6
D
7
D
8
RS
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
输入
注册
D
3
EF
D
4
FF
Q
D
5 0
Q
1
D
6
Q
2
D
7
Q
3
D
8
Q
4
RS
TQFP
顶视图
24
23
22
21
20
19
18
17
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
D
1
D
0
PAF
PAE
GND
REN1
RCLK
REN2
RS
RESET
逻辑
THREE- ST
吃
输出寄存器
OE
Q0 - 8
读
控制
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
D
2
32 31 30 29 28 27 26 25
FF
Q
0
Q
1
Q
2
RCLK REN1 REN2
赛普拉斯半导体公司
文件编号： 38-06016牧师* C
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年8月2日
OE
EF
Q
3
Q
4
CY7C4421/4201/4211/4221
CY7C4231/4241/4251
选购指南
-10
最大频率
最大访问时间
最小周期时间
最小数据或使建立
最小数据或保持启用
最大国旗延迟
有源电源电流
广告
产业
CY7C4421
密度
64 × 9
CY7C4201
256 × 9
CY7C4211
512 × 9
100
8
10
3
0.5
8
35
40
CY7C4221
1K × 9
-15
66.7
10
15
4
1
10
35
40
CY7C4231
2K × 9
-25
40
15
25
6
1
15
35
40
CY7C4241
4K × 9
CY7C4251
8K × 9
单位
兆赫
ns
ns
ns
ns
ns
ICC1
引脚德网络nitions
针
D
0–8
Q
0–8
WEN1
名字
数据输入
数据输出
写使能1
I / O
I
O
I
数据输入9位总线
数据输出的9位总线
唯一的写使能有可编程的标志配置设备时。数据
写在WCLK的低到高的转变时WEN1被断言和FF高。
如果FIFO被配置为具有两个写使能，数据被写在低到高的
WCLK过渡时WEN1为低和WEN2 / LD和FF都高。
如果高在复位时，该引脚作为第二个写使能。如果低电平复位时，该引脚
作为一个控制写入或读取的可编程标志偏移。 WEN1必须
LOW和WEN2必须为高电平将数据写入FIFO中。数据将不被写入到
在FIFO如果FF为低电平。如果FIFO被配置为具有可编程的标志
WEN2 / LD保持低电平写入或读取的可编程标志偏移。
实现了设备的读操作
上升沿时钟数据转换成时WEN1为LOW先进先出， WEN2 / LD为高电平，并
FIFO非满。当LD被断言， WCLK将数据写入到可编程
标志偏移寄存器。
当REN1和REN2是边缘时钟上升沿数据从FIFO中低和
FIFO不为空。当WEN2 / LD为低， RCLK读出的数据的可编程的
标志偏移寄存器。
当EF为低电平时， FIFO为空。 EF同步到RCLK 。
当FF为低电平时， FIFO满。 FF同步到WCLK 。
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移值
编程到FIFO中。
当PAF为低电平时，FIFO几乎完全基于几乎完全偏移值
编程到FIFO中。
重置设备以空状态。之前的初始读或写操作需要复位
上电后运行。
当OE为低电平时，FIFO的数据输出驱动它们所连接的总线。
如果OE为高电平时， FIFO的输出为高阻（高阻）状态。
描述
WEN2 / LD双写使能2
模式引脚
负载
I
I
REN1 ， REN2
WCLK
读使能
输入
写时钟
I
I
RCLK
读时钟
I
EF
FF
PAE
PAF
RS
OE
空标志
满标志
可编程
几乎是空的
可编程
几乎满
RESET
OUTPUT ENABLE
O
O
O
O
I
I
文件编号： 38-06016牧师* C
第19 2
CY7C4421/4201/4211/4221
CY7C4231/4241/4251
功能说明
该CY7C42X1提供了4个状态引脚：空，满，几乎
空，几乎满。在几乎空/几乎满标志
可编程为一个字的粒度。可编程
标志缺省为空 - 7和全 - 7 。
该标志是同步的，也就是说，它们改变状态相
无论是读时钟（ RCLK ）或写时钟（ WCLK ） 。
当进入或退出空和近空状态，
该标志是由RCLK完全更新。标志
表示几乎满和全州专门更新
由WCLK 。同步标志建筑保证
标志保持其状态为至少一个周期。
所有的配置都采用了先进的0.65μ n阱制备
CMOS技术。输入ESD保护大于
2001V ，并且闩锁，防止通过使用保护环。
保持在其Q的最后一个有效读出的数据
0–8
输出
即使额外的读取发生。
写使能1 （ WEN1 ） 。
如果FIFO配置为编程
梅布尔标志，写使能1 （ WEN1 ）是唯一的写使能
控制引脚。在这种配置中，当写使能1（ WEN1 ）
是LOW时，数据可以被加载到输入寄存器和RAM
阵列上的每个写时钟的低到高的转变
（ WCLK ） 。被存储的数据RAM阵列的顺序和
独立于任何正在进行读操作。
写使能2 /加载（ WEN2 / LD ） 。
这是一个双功能引脚。
FIFO被复位时配置有可编程的标志
或有两个写使能，其允许深度
扩展。如果写使能2 /加载（ WEN2 / LD ）设置为活动
至高电平（ RS = LOW ）时，此引脚用作第二
写使能引脚。
如果FIFO被配置为具有两个写使能，当
写使能（ WEN1 ）低和写使能2 /负载
（ WEN2 / LD）为高电平时，数据可以被加载到输入寄存器
并在每次写入的低到高的转变RAM阵列
时钟（ WCLK ） 。数据被存储在RAM阵列顺序地
并独立于任何正在进行读操作。
架构
该CY7C42X1由9位64至8K字的数组
每个（由SRAM单元的双端口阵列中实现） ，一
读指针，写指针，控制信号（ RCLK ， WCLK ，
REN1 ， REN2 ， WEN1 ， WEN2 ， RS ） ，和标志（ EF ， PAE ， PAF ， FF ） 。
程序设计
当WEN2 / LD被复位过程中保持低电平时，该引脚为负载
（ LD）使能标志抵消编程。在此配置中，
WEN2 / LD可以被用于访问4个8位的偏移寄存器
用于写入或读取数据，以这些包含在CY7C42X1
寄存器。
当该设备被配置为可编程标志和
无论WEN2 / LD和WEN1低，头低到高
WCLK的过渡写入数据从数据输入到
空偏移最小显著位（ LSB ）寄存器。第二，
第三和第四低到高的WCLK存储数据的转换
在空荡荡的偏移最高有效位（ MSB ）寄存器，全
LSB失调寄存器和全偏移寄存器的MSB ，分别
当WEN2 / LD和WEN1低。第五低到高
WCLK的过渡，同时WEN2 / LD和WEN1是LOW
数据写入到空的LSB的重新注册。
图1
节目
该寄存器的尺寸和缺省值的各种设备
类型。
这是没有必要写入到所有的偏移量寄存器在同一时间。
的偏移寄存器的子集，可写的;然后，通过将
在WEN2 / LD输入高电平时， FIFO将恢复正常
读取和写入操作。下一次WEN2 / LD被带到
在接下来的偏移寄存器低，写操作将数据存储
在序列。
的偏移寄存器中的内容可以被读取到数据
输出时， WEN2 / LD为低电平，既REN1和REN2
低。的RCLK读寄存器低到高的转变
内容发送到数据输出端。写入和读出不应该
在偏移寄存器同时预成形。
复位FIFO
在上电时，在FIFO必须用复位来复位（RS）
周期。这使得FIFO进入空状态
由EF为低所指。所有数据输出（Q
0–8
）变低
t
RSF
经过RS的上升沿。为了在FIFO复位
到默认状态，下降沿必须发生在RS和
用户不能读取或写入，而RS为低。所有标志
保证有效吨
RSF
RS之后被拉低。
FIFO操作
当WEN1信号为低电平有效， WEN2为高电平有效，
在D个数据本
0–8
销被写入到FIFO的每个
在WCLK信号的上升沿。类似地，当REN1和
REN2信号是低电平有效，在FIFO存储器中的数据将
在Q提交
0–8
输出。新的数据将提交
在RCLK的每个上升沿而REN1和REN2是
活跃的。 REN1和REN2必须建立吨
ENS
RCLK为前
是一个有效的读取功能。 WEN1和WEN2必须出现吨
ENS
WCLK之前，它是一个有效的写功能。
输出使能（ OE ）引脚提供给三态的Q
0–8
输出时， OE为有效。当OE启用（ LOW ）
在输出寄存器中的数据将提供给Q
0–8
输出
吨后
OE
.
FIFO中包含溢出电路不允许附加
当写入FIFO满，和下溢电路不允许
另外，当读取FIFO为空。 FIFO为空
文件编号： 38-06016牧师* C
第19 3
CY7C4421/4201/4211/4221
CY7C4231/4241/4251
可编程标志（ PAE ， PAF ）操作
无论是标志偏移寄存器的编程方式
在描述
表1
或使用默认值，则
可编程几乎空标志（ PAE ）和可编程
几乎满标志（ PAF）的状态是由它们的对决定
应的偏移量寄存器和读出之间的差
和写指针。
由空偏移至少显著位所形成的数
注册和空失调最显著寄存器被称为
为
n
并且确定PAE的操作。 PAE是同步的
一个触发器认列之于RCLK的低到高的转变
并为低电平时， FIFO包含n个或更少的未读字。
PAE设置HIGH由RCLK的低到高的转变
当FIFO中包含第（n + 1 ）或更大的未读单词。
通过充分抵消至少显著位所形成的数
注册和充分抵消最显著位寄存器被称为
as
m
并确定血小板活化因子的操作。 PAE是同步的
的发布到WCLK的低到高的转变由一个触发器
并置为低电平时的未读的字在FIFO的数量
大于或等于CY7C4421 。 （64 - 米） ， CY7C4201
表2.状态标志
词FIFO数
CY7C4421
0
1n的
[2]
第（n + 1）至32
33 （64 - 第（m + 1））的
(64 – m)
[3]
63
64
0
1n的
[2]
第（n + 1） 128
129至（ 256 - 第（m + 1））的
(256 – m)
[3]
255个
256
CY7C4201
0
1n的
[2]
第（n + 1） 256
257至（ 512 - 第（m + 1））的
(512 – m)
[3]
到511
512
词FIFO数
CY7C4221
0
1n的
[2]
第（n + 1） 512
(1024 – m)
[3]
到1023
1024
0
1n的
[2]
第（n + 1）至1024
(2048 – m)
[3]
2047
2048
CY7C4231
0
1n的
[2]
第（n + 1）至2048
(4096 – m)
[3]
4095
4096
CY7C4241
0
1n的
[2]
第（n + 1）至4096
(8192 – m)
[3]
到8191
8192
CY7C4251
FF
H
H
H
H
H
L
PAF
H
H
H
H
L
L
PAE
L
L
H
H
H
H
EF
L
H
H
H
H
H
CY7C4211
FF
H
H
H
H
H
L
PAF
H
H
H
H
L
L
PAE
L
L
H
H
H
H
EF
L
H
H
H
H
H
（256 - 米） ， CY7C4211 （512 - 米） ， CY7C4221 （1K - 米） ，
CY7C4231 （2K - 米） ， CY7C4241 （ 4K - 米） ，和CY7C4251
（ 8K - 米）。 PAF设置高乘的低到高的转变
WCLK时可用的存储器位置的数量是
大于m 。
表1.书面偏移寄存器
LD
0
文
0
WCLK
[1]
选择
空偏移（ LSB ）
空偏移（ MSB ）
全偏移（ LSB ）
全偏移（ MSB ）
无操作
写入FIFO
无操作
0
1
1
1
0
1
513 （1024 - 第（m + 1））， 1025 （2048 - 第（m + 1） ） 2049 ，以（4096 - 第（m + 1） ） 4097 ，以（ 8192 - 第（m + 1））的
注意事项：
1.同样的选择顺序适用于从寄存器读取。 REN1和REN2启用和读取上的低到高的转变进行
RCLK 。
2， N =空偏移（N = 7的默认值） 。
3， M =完全补偿（M = 7的默认值） 。
文件编号： 38-06016牧师* C
第19 5
CY7C4421/4201/4211/4221
CY7C4231/4241/4251
的64/256 / 512 / 1K / 2K / 4K / 8K ×9同步FIFO的
特点
高速，低功耗，先入先出（ FIFO ）
回忆
—
64 × 9 （ CY7C4421 ）
—
256 × 9 （ CY7C4201 ）
—
512 × 9 （ CY7C4211 ）
—
1K × 9 （ CY7C4221 ）
—
2K × 9 （ CY7C4231 ）
—
4K × 9 （ CY7C4241 ）
—
8K × 9 （ CY7C4251 ）
高速100 MHz工作频率（ 10 ns的读/写周期
时间）
低功耗（I
CC
= 35 mA）的
完全异步和同步读写
手术
空，满，可编程几乎空
几乎满状态标志
TTL兼容
可扩展的宽度
输出使能（ OE ）引脚
独立的读写使能引脚
中心电源和接地引脚，可降低噪音
宽度扩展能力
节省空间7毫米× 7毫米32引脚TQFP
- 32引脚PLCC
引脚兼容和功能上等同于
IDT72421 ， 72201 ， 72211 ， 72221 ， 72231和72241
功能说明
该CY7C42X1是高速，低功耗的FIFO存储器
同主频的读写接口。所有9位。该
CY7C42X1是引脚兼容IDT722X1 。可编程
功能包括几乎全/近空标志。这些FIFO
对于各种各样的数据缓冲需求提供解决方案，
包括高速数据采集，多处理器接口
脸，通信缓冲。
这些FIFO中有9位的输入和输出端口是
由单独的时钟和使能信号来控制。输入端口
由自由振荡时钟（ WCLK ）和两个控制
写使能引脚（ WEN1 ， WEN2 / LD） 。
当WEN1为LOW和WEN2 / LD为HIGH时，数据被写入
成在WCLK信号的上升沿的FIFO中。而
WEN1 ， WEN2 / LD保持活跃，数据不断写入
在每个WCLK周期的FIFO中。输出端口被控制
通过一个自由运行的读时钟（ RCLK ）和2类似的方式
读使能引脚（ REN1 ， REN2 ） 。此外， CY7C42X1
有一个输出使能引脚（OE） 。在读（ RCLK ）和Write
（ WCLK ）时钟可连接在一起的单时钟操作
或两个时钟可用于异步独立运行
读/写的应用程序。时钟频率高达100 MHz的
可以实现的。
深度扩展可以使用一个使能输入端为系统
控制，而其他使被扩展逻辑控制
直接数据流。
逻辑框图
D0- 8
引脚配置
D
2
D
3
D
4
D
5
D
6
D
7
D
8
输入
注册
D
1
D
0
PAF
PAE
GND
REN1
RCLK
REN2
OE
EF
PAE
PAF
FF
PLCC
顶视图
WCLK WEN1 WEN2 / LD
旗
节目
注册
写
控制
旗
逻辑
双端口
RAM阵列
64 x 9
写
指针
8K ×9
读
指针
4 3 2 1 32 3130
29
5
28
6
27
7
26
8
9
25
10
24
11
23
12
22
21
13
14151617181920
D
2
D
3
EF
D
4
FF
Q
D
5 0
Q
1
D
6
Q
2
D
7
Q
3
D
8
Q
4
RS
RS
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
TQFP
顶视图
24
23
22
21
20
19
18
17
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
32 31 30 29 28 27 26 25
D
1
D
0
PAF
PAE
GND
REN1
RCLK
REN2
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
OE
EF
FF
Q
0
Q
1
Q
2
Q
3
Q
4
RS
RESET
逻辑
THREE- ST
吃
OUTPUTREGISTER
OE
Q0- 8
读
控制
RCLK REN1 REN2
赛普拉斯半导体公司
文件编号： 38-06016修订版**
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2202年3月6日
CY7C4421/4201/4211/4221
CY7C4231/4241/4251
选购指南
-10
最大频率
最大访问时间
最小周期时间
最小数据或使建立
最小数据或保持启用
最大国旗延迟
有源电源电流
广告
产业
CY7C4421
密度
64 × 9
CY7C4201
256 × 9
CY7C4211
512 × 9
100
8
10
3
0.5
8
35
40
CY7C4221
1K × 9
-15
66.7
10
15
4
1
10
35
40
CY7C4231
2K × 9
-25
40
15
25
6
1
15
35
40
CY7C4241
4K × 9
CY7C4251
8K × 9
单位
兆赫
ns
ns
ns
ns
ns
ICC1
功能说明
该CY7C42X1提供了4个状态引脚：空，满，几乎空白，
几乎已满。在几乎空/几乎满标志是可编程
以单个词的粒度。可编程标志默认
空 - 7和全 - 7 。
该标志是同步的，也就是说，它们改变状态相
无论是读时钟（ RCLK ）或写时钟（ WCLK ） 。
当进入或退出空和近空状态，
该标志是由RCLK完全更新。标志
表示几乎满和全州专门更新
由WCLK 。同步标志建筑保证
标志保持其状态为至少一个周期。
所有的配置都采用了先进的0.65μ n阱制备
CMOS技术。输入ESD保护大于2001V ，和
防止通过使用保护环的闩锁。
活跃的。 REN1和REN2必须建立吨
ENS
RCLK为前
是一个有效的读取功能。 WEN1和WEN2必须出现吨
ENS
WCLK之前，它是一个有效的写功能。
输出使能（ OE ）引脚提供给三态的Q
0–8
输出时， OE为有效。当OE启用（ LOW ）
在输出寄存器中的数据将提供给Q
0–8
输出
吨后
OE
.
FIFO中包含溢出电路不允许附加
当写入FIFO满，和下溢电路不允许
另外，当读取FIFO为空。 FIFO为空
保持在其Q的最后一个有效读出的数据
0–8
输出
即使额外的读取发生。
写使能1 （ WEN1 ） 。
如果FIFO配置为编程
梅布尔标志，写使能1 （ WEN1 ）是唯一的写使能
控制引脚。在这种配置中，当写使能1（ WEN1 ）
是LOW时，数据可以被加载到输入寄存器和RAM
阵列上的每个写时钟的低到高的转变
（ WCLK ） 。被存储的数据RAM阵列的顺序和
独立于任何正在进行读操作。
写使能2 /加载（ WEN2 / LD ） 。
这是一个双功能引脚。
FIFO被复位时配置有可编程的标志
或有两个写使能，其允许深度
扩展。如果写使能2 /加载（ WEN2 / LD ）设置为活动
至高电平（ RS = LOW ）时，此引脚用作第二
写使能引脚。
如果FIFO被配置为具有两个写使能，当
写使能（ WEN1 ）低和写使能2 /负载
（ WEN2 / LD）为高电平时，数据可以被加载到输入寄存器
并在每次写入的低到高的转变RAM阵列
时钟（ WCLK ） 。数据被存储在RAM阵列顺序地
并独立于任何正在进行读操作。
架构
该CY7C42X1由9位64至8K字的数组
每个（由SRAM单元的双端口阵列中实现） ，一
读指针，写指针，控制信号（ RCLK ， WCLK ，
REN1 ， REN2 ， WEN1 ， WEN2 ， RS ） ，和标志（ EF ， PAE ， PAF ， FF ） 。
复位FIFO
在上电时，在FIFO必须用复位来复位（RS）
周期。这使得FIFO进入空状态
由EF为低所指。所有数据输出（Q
0–8
）变低
t
RSF
经过RS的上升沿。为了在FIFO复位
到默认状态，下降沿必须发生在RS和
用户不能读取或写入，而RS为低。所有标志
保证有效吨
RSF
RS之后被拉低。
FIFO操作
当WEN1信号为低电平有效， WEN2为高电平有效，
在D个数据本
0–8
销被写入到FIFO的每个
在WCLK信号的上升沿。类似地，当REN1和
REN2信号是低电平有效，在FIFO存储器中的数据将
在Q提交
0–8
输出。新的数据将提交
在RCLK的每个上升沿而REN1和REN2是
程序设计
当WEN2 / LD被复位过程中保持低电平时，该引脚为负载
（ LD）使能标志抵消编程。在此配置中，
WEN2 / LD可以被用于访问4个8位的偏移寄存器
用于写入或读取数据，以这些包含在CY7C42X1
寄存器。
文件编号： 38-06016修订版**
第18页2
CY7C4421/4201/4211/4221
CY7C4231/4241/4251
当该设备被配置为可编程标志和
无论WEN2 / LD和WEN1低，头低到高
WCLK的过渡写入数据从数据输入到
空偏移最小显著位（ LSB ）寄存器。第二，
第三和第四低到高的WCLK存储数据的转换
在空荡荡的补偿最显著位（ MSB ）寄存器，全抵消
当LSB注册，并充分抵消MSB寄存器，分别
WEN2 / LD和WEN1低。第五低到高
WCLK的过渡，同时WEN2 / LD和WEN1是LOW
数据写入到空的LSB的重新注册。
图1
节目
该寄存器的尺寸和缺省值的各种设备
类型。
64 × 9
8
6 5
0
8
256 × 9
7
空偏移（ LSB）注册。
默认值= 007H
这是没有必要写入到所有的偏移量寄存器在同一时间。
的偏移寄存器的子集，可写的;然后，通过将
在WEN2 / LD输入高电平时， FIFO将恢复正常
读取和写入操作。下一次WEN2 / LD被带到
在接下来的偏移寄存器低，写操作将数据存储
在序列。
的偏移寄存器中的内容可以被读取到数据
输出时， WEN2 / LD为低电平，既REN1和REN2
低。的RCLK读寄存器低到高的转变
内容发送到数据输出端。写入和读出不应该
在偏移寄存器同时预成形。
512 × 9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
1K × 9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
0
空偏移（ LSB）注册。
默认值= 007H
8
0
8
0
8
1
（MSB）
0
0
8
1
（MSB）
00
0
8
6 5
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
0
8
0
8
1
（MSB）
0
0
8
1
（MSB）
00
0
2K × 9
8
7
空偏移（ LSB）注册。
默认值= 007H
4K × 9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
8K × 9
0
8
7
空偏移（ LSB）注册。
默认值= 007H
0
8
2
（MSB）
000
0
8
3
（MSB）
0000
0
8
4
（MSB）
00000
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
7
全偏移（ LSB ）注册
默认值= 007H
0
8
2
（MSB）
000
0
8
3
（MSB）
0000
0
8
4
（MSB）
00000
0
图1.偏移寄存器地址和默认值
文件编号： 38-06016修订版**
第18页3
CY7C4421/4201/4211/4221
CY7C4231/4241/4251
可编程标志（ PAE ， PAF ）操作
无论是标志偏移寄存器的编程方式
在描述
表1
或使用默认值，则
可编程几乎空标志（ PAE ）和可编程
几乎满标志（ PAF）的状态是由它们的对决定
应的偏移量寄存器和读出之间的差
和写指针。
由空偏移至少显著位所形成的数
注册和空失调最显著寄存器被称为
为
n
并且确定PAE的操作。 PAE是同步的
一个触发器认列之于RCLK的低到高的转变
并为低电平时， FIFO包含n个或更少的未读字。
PAE设置高乘RCLK时的低到高的转变
的FIFO中包含第（n + 1 ）或更大的未读单词。
通过充分抵消至少显著位所形成的数
注册和充分抵消最显著位寄存器被称为
as
m
并确定血小板活化因子的操作。 PAE是同步的
的发布到WCLK的低到高的转变由一个触发器
并置为低电平时的未读的字在FIFO的数量
大于或等于CY7C4421 。 （64 - 米） ， CY7C4201
表2.状态标志
词FIFO数
CY7C4421
0
1n的
[2]
第（n + 1）至32
33 （64 - 第（m + 1））的
(64 – m)
64
[3]
（256 - 米） ， CY7C4211 （512 - 米） ， CY7C4221 （1K - 米） ，
CY7C4231 （2K - 米） ， CY7C4241 （ 4K - 米） ，和CY7C4251
（ 8K - 米）。 PAF设置高乘的低到高的转变
WCLK时可用的存储器位置的数量是
大于m 。
表1.书面偏移寄存器
LD
0
文
0
WCLK
[1]
选择
空偏移（ LSB ）
空偏移（ MSB ）
全偏移（ LSB ）
全偏移（ MSB ）
无操作
写入FIFO
无操作
0
1
1
1
0
1
CY7C4201
0
1n的
[2]
第（n + 1） 128
129至（ 256 - 第（m + 1））的
(256 – m)
256
[3]
CY7C4211
0
1n的
[2]
第（n + 1） 256
257至（ 512 - 第（m + 1））的
(512 – m)
512
[3]
FF
H
H
H
H
H
L
PAF
H
H
H
H
L
L
PAE
L
L
H
H
H
H
EF
L
H
H
H
H
H
63
255个
到511
词FIFO数
CY7C4221
0
1n的
[2]
第（n + 1） 512
(1024 – m)
[3]
到1023
1024
0
1n的
[2]
第（n + 1）至1024
(2048 – m)
[3]
2047
2048
CY7C4231
0
1n的
[2]
第（n + 1）至2048
(4096 – m)
[3]
4095
4096
CY7C4241
0
1n的
[2]
第（n + 1）至4096
(8192 – m)
[3]
到8191
8192
CY7C4251
FF
H
H
H
H
H
L
PAF
H
H
H
H
L
L
PAE
L
L
H
H
H
H
EF
L
H
H
H
H
H
513 （1024 - 第（m + 1））， 1025 （2048 - 第（m + 1） ） 2049 ，以（4096 - 第（m + 1） ） 4097 ，以（ 8192 - 第（m + 1））的
注意事项：
1.同样的选择顺序适用于从寄存器读取。 REN1和REN2启用和读取上的低到高的转变进行
RCLK 。
2， N =空偏移（N = 7的默认值） 。
3， M =完全补偿（M = 7的默认值） 。
文件编号： 38-06016修订版**
第18页4
CY7C4421/4201/4211/4221
CY7C4231/4241/4251
宽度扩展配置
字宽可简单地通过连接，对应增加
相应的输入控制多个设备的信号。一
复合标志应用于每个端点的创建
状态标志（ EF和FF ） 。部分状态标志（ PAE和
PAF）可从任何一台设备来检测。
图2
demon-
通过使用两个CY7C42X1s了一个18比特的字宽。任何
字宽度可以通过添加额外的CY7C42X1s来实现。
当CY7C42X1是在宽度扩展配置，
在读使能（ REN2 ）控制输入可以接地（见
图2）。
在这种配置中，写使能2 /负载
（ WEN2 / LD ）引脚设置为低电平复位，使该引脚工作
作为对照，以加载和读取可编程标志偏移。
标志操作
该CY7C42X1器件提供4引脚标志指示
的FIFO内容的条件。空，满， PAE和PAF是
同步的。
满标志
的满标志（ FF）将变为低电平时，器件已满。写操作
系统蒸发散被禁止FF时为低，无论状态
的WEN1和WEN2 / LD 。 FF同步到WCLK ，即，它
专门更新由WCLK的每个上升沿。
空标志
空标志（ EF）将变为低电平时，该设备是空的。
读操作被禁止，只要EF为低，
不管REN1和REN2的状态。 EF是同步的
到RCLK ，也就是说，它是专门更新过的每个上升沿
RCLK 。
复位（RS）
数据输入（D ）
18
写
写
写
9
9
复位（RS）
时钟（ WCLK ）
读时钟（ RCLK ）
读使能1 （ REN1 ）
输出使能（ OE ）
可编程（ PAE）的
空标志（ EF） ＃ 1
EF空标志（ EF ） ＃ 2
FF
9
9
ENABLE 1 （ WEN1 ）
ENABLE 2 / LOAD
(WEN2/LD)
CY7C42X1
CY7C42X1
可编程（ PAF ）
满标志（ FF） ＃ 1
FF
满标志（ FF ） ＃ 2
EF
数据输出（ Q）
18
读使能2 （ REN2 ）
读使能2 （ REN2 ）
42X1–16
图2.框图64 ×9 ， 256 ×9 ， 512× 9 ， 1024 ×9 ， 2048 ×9 ， 4096 ×9 ， 8192 ×9同步FIFO存储器
用在宽度扩展配置
文件编号： 38-06016修订版**
第18页5
QQ：2881677436 复制
