【CY7C4421 / 4201 /四千二百二十一分之四千二百十一CY7C4231 /四十二万五千一百】,IC型号CY7C4231-15AXC,CY7C4231-15AXC PDF资料,CY7C4231-15AXC经销商,ic,电子元器件-51电子网

CY7C4421 / 4201 /四千二百二十一分之四千二百十一CY7C4231 /四十二万五千一百六十四分之四千二百四十一/五百一十二分之二百五十六/ 1K / 2K / 4K / 8K ×9同步FIFO

CY7C4421/4201/4211/4221

CY7C4231/4241/4251

的64/256 / 512 / 1K / 2K / 4K / 8K ×9同步FIFO的

特点

高速，低功耗，先入先出（ FIFO ）

回忆

- 64 × 9 （ CY7C4421 ）

- 256 × 9 （ CY7C4201 ）

- 512 × 9 （ CY7C4211 ）

- 1K × 9 （ CY7C4221 ）

- 2K × 9 （ CY7C4231 ）

- 4K × 9 （ CY7C4241 ）

- 8K × 9 （ CY7C4251 ）

高速100 MHz工作频率（ 10 ns的读/写周期

时间）

低功耗（I

= 35 mA）的

完全异步和同步读写

手术

空，满，可编程几乎空

几乎满状态标志

TTL兼容

可扩展的宽度

输出使能（ OE ）引脚

独立的读写使能引脚

中心电源和接地引脚，可降低噪音

宽度扩展能力

节省空间7毫米× 7毫米32引脚TQFP

管脚兼容和功能上等同于

IDT72421 ， 72201 ， 72211 ， 72221 ， 72231和72241

无铅封装

功能说明

该CY7C42X1是高速，低功耗的FIFO存储器

同主频的读写接口。所有9位。该

CY7C42X1是引脚兼容IDT722X1 。可编程

功能包括几乎全/近空标志。这些FIFO

对于各种各样的数据缓冲需求提供解决方案，

包括高速数据采集，多处理器接口

脸，通信缓冲。

这些FIFO中有9位的输入和输出端口是

由单独的时钟和使能信号来控制。输入端口

由自由振荡时钟（ WCLK ）和两个控制

写使能引脚（ WEN1 ， WEN2 / LD）。

当WEN1为LOW和WEN2 / LD为HIGH时，数据被写入

成在WCLK信号的上升沿的FIFO中。而

WEN1 ， WEN2 / LD保持活跃，数据不断写入

在每个WCLK周期的FIFO中。输出端口被控制

通过一个自由运行的读时钟（ RCLK ）和2类似的方式

读使能引脚（ REN1 ， REN2 ）。此外， CY7C42X1

有一个输出使能引脚（OE）。在读（ RCLK ）和Write

（ WCLK ）时钟可连接在一起的单时钟操作

或两个时钟可用于异步独立运行

读/写的应用程序。时钟频率高达100 MHz的

可以实现的。

深度扩展可以使用一个使能输入端为系统

控制，而其他使被扩展逻辑控制

直接数据流。

逻辑框图

D0 - 8

销刀豆网络gurations

PLCC

顶视图

4 3 2 1 32 3130

141516 171819 20

WCLK WEN1 WEN2 / LD

旗

节目

写

控制

旗

逻辑

双端口

RAM阵列

64 x 9

写

指针

8K ×9

读

指针

PAE

PAF

PAE

GND

REN1

RCLK

REN2

WEN1

WCLK

WEN2/LD

输入

5 0

TQFP

顶视图

WEN1

WCLK

WEN2/LD

PAF

PAE

GND

REN1

RCLK

REN2

RESET

逻辑

THREE- ST

吃

输出寄存器

Q0 - 8

读

控制

9 10 11 12 13 14 15 16

32 31 30 29 28 27 26 25

RCLK REN1 REN2

赛普拉斯半导体公司

文件编号： 38-06016牧师* C

3901北一街

圣荷西

CA 95134

408-943-2600

修订后的2005年8月2日

CY7C4421/4201/4211/4221

CY7C4231/4241/4251

选购指南

-10

最大频率

最大访问时间

最小周期时间

最小数据或使建立

最小数据或保持启用

最大国旗延迟

有源电源电流

产业

CY7C4421

密度

64 × 9

CY7C4201

256 × 9

CY7C4211

512 × 9

100

0.5

CY7C4221

1K × 9

-15

66.7

CY7C4231

2K × 9

-25

CY7C4241

4K × 9

CY7C4251

8K × 9

单位

兆赫

ICC1

引脚德网络nitions

针

0–8

WEN1

名字

数据输入

数据输出

写使能1

I / O

数据输入9位总线

数据输出的9位总线

唯一的写使能有可编程的标志配置设备时。数据

写在WCLK的低到高的转变时WEN1被断言和FF高。

如果FIFO被配置为具有两个写使能，数据被写在低到高的

WCLK过渡时WEN1为低和WEN2 / LD和FF都高。

如果高在复位时，该引脚作为第二个写使能。如果低电平复位时，该引脚

作为一个控制写入或读取的可编程标志偏移。 WEN1必须

LOW和WEN2必须为高电平将数据写入FIFO中。数据将不被写入到

在FIFO如果FF为低电平。如果FIFO被配置为具有可编程的标志

WEN2 / LD保持低电平写入或读取的可编程标志偏移。

实现了设备的读操作

上升沿时钟数据转换成时WEN1为LOW先进先出， WEN2 / LD为高电平，并

FIFO非满。当LD被断言， WCLK将数据写入到可编程

标志偏移寄存器。

当REN1和REN2是边缘时钟上升沿数据从FIFO中低和

FIFO不为空。当WEN2 / LD为低， RCLK读出的数据的可编程的

标志偏移寄存器。

当EF为低电平时， FIFO为空。 EF同步到RCLK 。

当FF为低电平时， FIFO满。 FF同步到WCLK 。

当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的偏移值

编程到FIFO中。

当PAF为低电平时，FIFO几乎完全基于几乎完全偏移值

编程到FIFO中。

重置设备以空状态。之前的初始读或写操作需要复位

上电后运行。

当OE为低电平时，FIFO的数据输出驱动它们所连接的总线。

如果OE为高电平时， FIFO的输出为高阻（高阻）状态。

描述

WEN2 / LD双写使能2

模式引脚

负载

REN1 ， REN2

WCLK

读使能

输入

写时钟

RCLK

读时钟

PAE

PAF

空标志

满标志

可编程

几乎是空的

可编程

几乎满

RESET

OUTPUT ENABLE

文件编号： 38-06016牧师* C

第19 2

CY7C4421/4201/4211/4221

CY7C4231/4241/4251

功能说明

该CY7C42X1提供了4个状态引脚：空，满，几乎

空，几乎满。在几乎空/几乎满标志

可编程为一个字的粒度。可编程

标志缺省为空 - 7和全 - 7 。

该标志是同步的，也就是说，它们改变状态相

无论是读时钟（ RCLK ）或写时钟（ WCLK ）。

当进入或退出空和近空状态，

该标志是由RCLK完全更新。标志

表示几乎满和全州专门更新

由WCLK 。同步标志建筑保证

标志保持其状态为至少一个周期。

所有的配置都采用了先进的0.65μ n阱制备

CMOS技术。输入ESD保护大于

2001V ，并且闩锁，防止通过使用保护环。

保持在其Q的最后一个有效读出的数据

0–8

输出

即使额外的读取发生。

写使能1 （ WEN1 ）。

如果FIFO配置为编程

梅布尔标志，写使能1 （ WEN1 ）是唯一的写使能

控制引脚。在这种配置中，当写使能1（ WEN1 ）

是LOW时，数据可以被加载到输入寄存器和RAM

阵列上的每个写时钟的低到高的转变

（ WCLK ）。被存储的数据RAM阵列的顺序和

独立于任何正在进行读操作。

写使能2 /加载（ WEN2 / LD ）。

这是一个双功能引脚。

FIFO被复位时配置有可编程的标志

或有两个写使能，其允许深度

扩展。如果写使能2 /加载（ WEN2 / LD ）设置为活动

至高电平（ RS = LOW ）时，此引脚用作第二

写使能引脚。

如果FIFO被配置为具有两个写使能，当

写使能（ WEN1 ）低和写使能2 /负载

（ WEN2 / LD）为高电平时，数据可以被加载到输入寄存器

并在每次写入的低到高的转变RAM阵列

时钟（ WCLK ）。数据被存储在RAM阵列顺序地

并独立于任何正在进行读操作。

架构

该CY7C42X1由9位64至8K字的数组

每个（由SRAM单元的双端口阵列中实现），一

读指针，写指针，控制信号（ RCLK ， WCLK ，

REN1 ， REN2 ， WEN1 ， WEN2 ， RS ），和标志（ EF ， PAE ， PAF ， FF ）。

程序设计

当WEN2 / LD被复位过程中保持低电平时，该引脚为负载

（ LD）使能标志抵消编程。在此配置中，

WEN2 / LD可以被用于访问4个8位的偏移寄存器

用于写入或读取数据，以这些包含在CY7C42X1

寄存器。

当该设备被配置为可编程标志和

无论WEN2 / LD和WEN1低，头低到高

WCLK的过渡写入数据从数据输入到

空偏移最小显著位（ LSB ）寄存器。第二，

第三和第四低到高的WCLK存储数据的转换

在空荡荡的偏移最高有效位（ MSB ）寄存器，全

LSB失调寄存器和全偏移寄存器的MSB ，分别

当WEN2 / LD和WEN1低。第五低到高

WCLK的过渡，同时WEN2 / LD和WEN1是LOW

数据写入到空的LSB的重新注册。

图1

节目

该寄存器的尺寸和缺省值的各种设备

类型。

这是没有必要写入到所有的偏移量寄存器在同一时间。

的偏移寄存器的子集，可写的;然后，通过将

在WEN2 / LD输入高电平时， FIFO将恢复正常

读取和写入操作。下一次WEN2 / LD被带到

在接下来的偏移寄存器低，写操作将数据存储

在序列。

的偏移寄存器中的内容可以被读取到数据

输出时， WEN2 / LD为低电平，既REN1和REN2

低。的RCLK读寄存器低到高的转变

内容发送到数据输出端。写入和读出不应该

在偏移寄存器同时预成形。

复位FIFO

在上电时，在FIFO必须用复位来复位（RS）

周期。这使得FIFO进入空状态

由EF为低所指。所有数据输出（Q

0–8

）变低

RSF

经过RS的上升沿。为了在FIFO复位

到默认状态，下降沿必须发生在RS和

用户不能读取或写入，而RS为低。所有标志

保证有效吨

RSF

RS之后被拉低。

FIFO操作

当WEN1信号为低电平有效， WEN2为高电平有效，

在D个数据本

0–8

销被写入到FIFO的每个

在WCLK信号的上升沿。类似地，当REN1和

REN2信号是低电平有效，在FIFO存储器中的数据将

在Q提交

0–8

输出。新的数据将提交

在RCLK的每个上升沿而REN1和REN2是

活跃的。 REN1和REN2必须建立吨

ENS

RCLK为前

是一个有效的读取功能。 WEN1和WEN2必须出现吨

ENS

WCLK之前，它是一个有效的写功能。

输出使能（ OE ）引脚提供给三态的Q

0–8

输出时， OE为有效。当OE启用（ LOW ）

在输出寄存器中的数据将提供给Q

0–8

输出

吨后

FIFO中包含溢出电路不允许附加

当写入FIFO满，和下溢电路不允许

另外，当读取FIFO为空。 FIFO为空

文件编号： 38-06016牧师* C

第19 3

CY7C4421/4201/4211/4221

CY7C4231/4241/4251

64 × 9

6 5

256 × 9

空偏移（ LSB）注册。

默认值= 007H

512 × 9

空偏移（ LSB）注册。

默认值= 007H

1K × 9

空偏移（ LSB）注册。

默认值= 007H

空偏移（ LSB）注册。

默认值= 007H

（MSB）

6 5

全偏移（ LSB ）注册

默认值= 007H

全偏移（ LSB ）注册

默认值= 007H

全偏移（ LSB ）注册

默认值= 007H

全偏移（ LSB ）注册

默认值= 007H

（MSB）

2K × 9

空偏移（ LSB）注册。

默认值= 007H

4K × 9

空偏移（ LSB）注册。

默认值= 007H

8K × 9

空偏移（ LSB）注册。

默认值= 007H

（MSB）

000

（MSB）

0000

（MSB）

00000

全偏移（ LSB ）注册

默认值= 007H

全偏移（ LSB ）注册

默认值= 007H

全偏移（ LSB ）注册

默认值= 007H

（MSB）

000

（MSB）

0000

（MSB）

00000

图1.偏移寄存器地址和默认值

文件编号： 38-06016牧师* C

第19 4

CY7C4421/4201/4211/4221

CY7C4231/4241/4251

可编程标志（ PAE ， PAF ）操作

无论是标志偏移寄存器的编程方式

在描述

表1

或使用默认值，则

可编程几乎空标志（ PAE ）和可编程

几乎满标志（ PAF）的状态是由它们的对决定

应的偏移量寄存器和读出之间的差

和写指针。

由空偏移至少显著位所形成的数

注册和空失调最显著寄存器被称为

为

并且确定PAE的操作。 PAE是同步的

一个触发器认列之于RCLK的低到高的转变

并为低电平时， FIFO包含n个或更少的未读字。

PAE设置HIGH由RCLK的低到高的转变

当FIFO中包含第（n + 1 ）或更大的未读单词。

通过充分抵消至少显著位所形成的数

注册和充分抵消最显著位寄存器被称为

并确定血小板活化因子的操作。 PAE是同步的

的发布到WCLK的低到高的转变由一个触发器

并置为低电平时的未读的字在FIFO的数量

大于或等于CY7C4421 。（64 - 米）， CY7C4201

表2.状态标志

词FIFO数

CY7C4421

1n的

[2]

第（n + 1）至32

33 （64 - 第（m + 1））的

(64 – m)

[3]

1n的

[2]

第（n + 1） 128

129至（ 256 - 第（m + 1））的

(256 – m)

[3]

255个

256

CY7C4201

1n的

[2]

第（n + 1） 256

257至（ 512 - 第（m + 1））的

(512 – m)

[3]

到511

512

词FIFO数

CY7C4221

1n的

[2]

第（n + 1） 512

(1024 – m)

[3]

到1023

1024

1n的

[2]

第（n + 1）至1024

(2048 – m)

[3]

2047

2048

CY7C4231

1n的

[2]

第（n + 1）至2048

(4096 – m)

[3]

4095

4096

CY7C4241

1n的

[2]

第（n + 1）至4096

(8192 – m)

[3]

到8191

8192

CY7C4251

PAF

PAE

CY7C4211

PAF

PAE

（256 - 米）， CY7C4211 （512 - 米）， CY7C4221 （1K - 米），

CY7C4231 （2K - 米）， CY7C4241 （ 4K - 米），和CY7C4251

（ 8K - 米）。 PAF设置高乘的低到高的转变

WCLK时可用的存储器位置的数量是

大于m 。

表1.书面偏移寄存器

文

WCLK

[1]

选择

空偏移（ LSB ）

空偏移（ MSB ）

全偏移（ LSB ）

全偏移（ MSB ）

无操作

写入FIFO

无操作

513 （1024 - 第（m + 1））， 1025 （2048 - 第（m + 1）） 2049 ，以（4096 - 第（m + 1）） 4097 ，以（ 8192 - 第（m + 1））的

注意事项：

1.同样的选择顺序适用于从寄存器读取。 REN1和REN2启用和读取上的低到高的转变进行

RCLK 。

2， N =空偏移（N = 7的默认值）。

3， M =完全补偿（M = 7的默认值）。

文件编号： 38-06016牧师* C

第19 5

CY7C4221 CY7C42311 K / 2 k × 9同步FIFO

CY7C4221 / CY7C4231

1 K / 2 k ×9同步FIFO的

特点

■

功能说明

该CY7C42X1是高速，低功耗的FIFO存储器与

主频读写接口。所有的9位。该

CY7C42X1是引脚兼容IDT722X1 。可编程

功能包括几乎全/近空标志。这些FIFO

对于各种各样的数据缓冲需求提供解决方案，

包括高速数据采集，多处理器接口，

和通信缓冲。

这些FIFO具有被控制的9比特的输入和输出端口

由单独的时钟和使能信号。输入端口被控制

通过一个自由运行的时钟（ WCLK ）和两个写使能引脚

（ WEN1 ， WEN2 / LD）。

当WEN1为LOW和WEN2 / LD为HIGH时，数据被写入到

在WCLK信号的上升沿的FIFO中。虽然WEN1 ，

WEN2 / LD保持活动状态，数据被连续地写入FIFO

在每个WCLK周期。输出端口被控制在一个类似

方式，通过一个自由运行的读出时钟（ RCLK ）和两个

读使能引脚（ REN1 ， REN2 ）。此外， CY7C42X1有

输出使能引脚（ OE ）。在读（ RCLK ）和Write （ WCLK ）

时钟可以连在一起的单时钟操作或两个

时钟可以独立运行的异步读/写

应用程序。时钟频率高达100 MHz是可以实现的。

深度扩展可以使用一个使能输入端为系统

控制，而其他使被扩展逻辑控制，以

直接data.The CY7C42X1的流动提供了4个状态引脚：

空，满，几乎空白，几乎已满。概

空/几乎满标志是可编程的，以单字

粒度。可编程标志缺省为空 - 7

全 - 7 。

该标志是同步的，它们相对状态更改为

读时钟（ RCLK ）或写时钟（ WCLK ）。当

进入或退出空和近空状态，标志

由RCLK完全更新。该标志表示几乎

全面和完整状态由WCLK专门更新。该

同步标志的架构保证了标志维护

其情况为至少一个周期。

所有的配置都采用了先进的0.65制造

N阱

CMOS技术。输入ESD保护大于2001 V，

和闩锁，防止在使用保护环。

高速，低功耗，先入先出（FIFO ）存储器

为1K × 9 （ CY7C4221 ）

2 k × 9 （ CY7C4231 ）

高速66.7 MHz工作频率（ 15纳秒读取/写入周期时间）

低功耗（I

= 35 mA）的

完全异步和同步读写操作

空，满，可编程几乎空和几乎满

的状态标志

TTL兼容

输出使能（ OE ）引脚三态输出的总线

独立的读写使能引脚

中心的电源和接地引脚，可降低噪音

宽度扩展能力

节省空间的7毫米× 7毫米32引脚TQFP和32引脚PLCC

可用的软件包

管脚兼容和功能上等同于IDT72221 &

72231

无铅适用的货物

■

赛普拉斯半导体公司

文件编号： 38-06016牧师* H

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的2012年9月17日

CY7C4221 / CY7C4231

选购指南

描述

最大频率

最大访问时间

最小周期时间

最小的数据或启用设置

最小数据或保持启用

最大国旗延迟

有源电源电流

产业

-15

66.7

单位

兆赫

CY7C4221

密度

1K×9

CY7C4231

2K×9

逻辑框图

D0 - 8

输入

WCLK WEN1 WEN2 / LD

旗

节目

写

控制

旗

逻辑

双端口

RAM阵列

1K ×9

写

指针

2Kx 9

读

指针

PAE

PAF

RESET

逻辑

THREE- ST

吃

输出寄存器

Q0 - 8

读

控制

RCLK REN1 REN2

文件编号： 38-06016牧师* H

第22页2

CY7C4221 / CY7C4231

引脚配置................................................ ............. 4

引脚定义................................................ .................. 4

建筑................................................. ..................... 5

复位FIFO ............................................... ............. 5

FIFO操作................................................ ................. 5

编程................................................. ................... 5

可编程标志（ PAE ， PAF ）操作................ 6

宽度扩展配置...................................... 7

标志的操作................................................ .................. 7

全旗................................................ ....................... 7

空标志................................................ .................. 7

最大额定值................................................ ............. 8

经营范围................................................ ............... 8

电气特性................................................ 8

电容................................................. ..................... 8

交流测试负载和波形....................................... 9

开关特性................................................ 9

开关波形................................................ .... 10

典型的AC和DC特性.............................. 16

订购信息................................................ ...... 17

为1K × 9同步FIFO ........................................ 17

2 k × 9同步FIFO ........................................ 17

订购代码定义......................................... 17

包图................................................ .......... 18

与缩略语................................................. ....................... 20

文档约定................................................ 20

计量单位............................................... ........ 20

文档历史记录页............................................... .. 21

销售，解决方案和法律信息...................... 22

全球销售和设计支持....................... 22

产品................................................. ................... 22

的PSoC解决方案................................................ ......... 22

文件编号： 38-06016牧师* H

第22页3

CY7C4221 / CY7C4231

引脚配置

图1.引脚图

PLCC

顶视图

WEN1

WCLK

WEN2/LD

9 10 11 12 13 14 15 16

4 3 2 1 32 3130

14151617181920

TQFP

顶视图

PAF

PAE

GND

REN1

RCLK

REN2

32 31 30 29 28 27 26 25

PAF

PAE

GND

REN1

RCLK

REN2

WEN1

WCLK

WEN2/LD

引脚德网络nitions

针

0–8

WEN1

名字

数据输入

数据输出

写使能1

I / O

数据输入9位的总线。

唯一的写使能有可编程的标志配置设备时。数据被写在

WCLK低到高的转变时WEN1被断言和FF高。如果FIFO

配置有两个写使能，数据被写入时WCLK的低到高的转变

WEN1为低和WEN2 / LD和FF都高。

如果高在复位时，该引脚作为第二个写使能。如果低电平复位时，该引脚作为

控制写入或读取的可编程标志偏移。 WEN1必须为低和WEN2必须

高到数据写入到FIFO。数据不被写入到FIFO中，如果FF为低电平。如果FIFO

配置为具有可编程的标志， WEN2 / LD保持低电平写入或读取的可编程

标志偏移。

使设备进行读操作。

上升沿时钟数据转换成时WEN1为LOW先进先出， WEN2 / LD为高电平，并且FIFO

不完整。当LD被断言， WCLK将数据写入到可编程标志偏移寄存器。

当REN1和REN2是边缘时钟上升沿数据从FIFO中低和FIFO不

空。当WEN2 / LD为低， RCLK读出的数据的可编程标志偏移寄存器。

O数据输出的9位总线。

描述

WEN2 / LD写使能2

双模式

负载

针

REN1,

REN2

WCLK

RCLK

PAE

PAF

读使能

输入

写时钟

读时钟

空标志

满标志

可编程

几乎是空的

可编程

几乎满

RESET

OUTPUT ENABLE

当EF为低电平时， FIFO为空。 EF同步到RCLK 。

当FF为低电平时， FIFO满。 FF同步到WCLK 。

当PAE为低电平时，FIFO几乎是空白的基础上编写的几乎是空的偏移值

在FIFO中。

当PAF为低电平时，FIFO几乎完全基于编入几乎满的偏移值

FIFO中。

重置设备以空状态。之前的初始读取需要进行重置或之后写操作

电。

当OE为低电平时，FIFO的数据输出驱动它们所连接的总线。如果OE是

HIGH时，FIFO的输出为高阻态（高阻）状态。

文件编号： 38-06016牧师* H

第22页4

CY7C4221 / CY7C4231

架构

该CY7C42X1由九个1K或2K字的阵列的

每个比特（由SRAM单元的双端口阵列实现的），一个

读指针，写指针，控制信号（ RCLK ， WCLK ，

REN1 ， REN2 ， WEN1 ， WEN2 ， RS ），和标志（ EF ， PAE ， PAF ， FF ）。

写使能2 /加载（ WEN2 / LD ）。

这是一个双功能引脚。

FIFO被复位时配置有可编程的标志或

有两个写使能，从而允许深度扩展。如果写

启用2 /加载（ WEN2 / LD）设置为复位高电平有效

（ RS =低电平）时，此引脚用作第二个写使能引脚。

如果FIFO被配置为具有两个写使能，当写

启用（ WEN1 ）低和写使能2 /加载（ WEN2 / LD ）

是高电平时，数据可以被加载到输入寄存器和RAM

阵列上的每个写时钟的低到高的转变

（ WCLK ）。数据被存储在RAM阵列顺序地和

独立于任何正在进行读操作。

复位FIFO

在上电时，FIFO必须复位与复位（ RS ）的周期。

这使得FIFO进入了标志着空状态

EF为低。所有数据输出（Q

0–8

）去LOW吨

RSF

后

上涨的RS边缘。对于FIFO重置为其默认状态下，

下降沿必须发生在RS和用户不能读取或写入

而RS为低。所有的标志都保证有效吨

RSF

后

RS为低电平。

程序设计

当WEN2 / LD被复位过程中保持低电平时，该引脚为负载

（ LD）使能标志抵消编程。在此配置中，

WEN2 / LD可以被用于访问4个8位的偏移寄存器

用于写入或读取数据，以这些包含在CY7C42X1

寄存器。

当该设备被配置为可编程标志和两个

WEN2 / LD和WEN1低，头低到高的转变

的WCLK写入数据从数据输入到空偏移至少

显著位（LSB）进行注册。在第二，第三和第四

的WCLK将数据存储在空低到高的转换偏移

最显著位（ MSB ）寄存器，充分抵消LSB寄存器，

全偏移寄存器的MSB时分别WEN2 / LD和WEN1

低。的WCLK而第五低到高的跳变

WEN2 / LD和WEN1是低写入数据到空LSB

再次注册。

图2第6页

显示寄存器的大小和

缺省值的不同类型的设备。

这是没有必要写入到所有的偏移量寄存器在同一时间。

的偏移寄存器的子集，可写的;然后，通过将

在WEN2 / LD输入高电平时， FIFO返回到正常的读

和写操作。下一次WEN2 / LD被拉低，一

写操作将数据存储在下一偏移值寄存器中

序列。

的偏移寄存器中的内容可以被读取到数据

输出时， WEN2 / LD为低电平，既REN1和REN2是

低。 RCLK读低到高的转变寄存器内容

到数据输出端。写入和读出不应该被预制

同时在偏移寄存器。

FIFO操作

当WEN1信号为低电平有效， WEN2为高电平有效，

在D个数据本

0–8

销被写入到FIFO的每个

在WCLK信号的上升沿。类似地，当REN1和

REN2信号是低电平有效，数据存储在FIFO存储器是

呈现在Q

0–8

输出。新的数据出现在每个

上升RCLK边缘，而REN1和REN2活跃。 REN1

和REN2必须建立吨

ENS

RCLK之前，它是一个有效的读

功能。 WEN1和WEN2必须出现吨

ENS

WCLK的前

是一个有效的写功能。

输出使能（ OE ）引脚提供给三态的Q

0–8

输出时， OE为有效。当OE启用（低），数据

在输出寄存器提供给Q

0–8

吨后输出

FIFO中包含溢出电路不允许额外写入

当FIFO满时，和下溢的电路来禁止

另外，当读取FIFO为空。 FIFO为空

保持在其Q的最后一个有效读出的数据

0–8

即使输出

经过额外的读取发生。

写使能1 （ WEN1 ）。

如果FIFO被配置为

可编程标志，写使能1 （ WEN1 ）是唯一写

使能控制引脚。在这种配置中，当写使能1

（ WEN1 ）为低时，数据可以被加载到输入寄存器和

在每个写时钟的低到高的跳变RAM阵列

（ WCLK ）。数据被存储在RAM阵列顺序地和

独立于任何正在进行读操作。

文件编号： 38-06016牧师* H

第22页5