CY7C4425V / 4205V / 4215V CY7C4225V / 4235V / 4245V64 /五百一十二分之二百五十六/ 1K / 2K / 4K X18低电压同步FIFO
CY7C4225V/4205V/4215V
CY7C4425V/4235V/4245V
的64/256 / 512 / 1K / 2K / 4K X18低电压同步FIFO
特点
低功耗，易操作3.3V
融入低压系统
高速，低功耗，先入先出（ FIFO ）
回忆
64 ×18 （ CY7C4425V ）
256 ×18 （ CY7C4205V ）
512 ×18 （ CY7C4215V ）
1K ×18 （ CY7C4225V ）
2K ×18 （ CY7C4235V ）
4K ×18 （ CY7C4245V ）
0.65μ CMOS
高速67 - MHz工作频率（ 15 ns的读/写周期
次）
低功耗
— I
CC
= 30毫安
耐5V输入（V
IH MAX
= 5V)
完全异步和同步读写
手术
空，满，半满和可编程几乎空
和几乎满状态标志
TTL兼容
重传功能
输出使能（ OE ）引脚
独立的读写使能引脚
支持自由运行的50％占空比的时钟输入
宽度扩展能力
深度扩展能力
64引脚14 × 14 TQFP和64引脚10 × 10 STQFP
无铅封装
功能说明
该CY7C42X5V是高速，低功耗，先入先出
（FIFO ）存储器与时钟频率的读写接口。所有
18位宽。该CY7C42X5V可以级联
增加FIFO深度。可编程特性包括几乎
全/近空标志。这些FIFO提供了一个解决方案
各种各样的数据缓冲的需要，包括高速数据
采集，多处理器接口和通信
缓冲。
这些FIFO具有18位输入和输出端口是
由单独的时钟和使能信号来控制。输入端口
由一个自由运行的时钟（ WCLK ）和写控制
使能引脚（ WEN） 。
当文被声明时，数据被写入到FIFO的
在WCLK信号的上升沿。虽然温保持有效，数据
被不断地写入到每个循环的FIFO中。输出
端口由一个自由运行读取控制以类似的方式
时钟（ RCLK ）和读使能引脚（ REN） 。此外，该
CY7C42X5V有一个输出使能引脚（ OE ） 。读取和
写时钟可连接在一起的单时钟操作或
两个时钟可以独立地为异步运行
读/写的应用程序。时钟频率高达66 MHz的
可以实现的。
重传和同步殆满/殆空标志
功能都可以在这些设备上。
深度扩展，可以使用级联输入（ WXI ，
RXI ） ，级联输出（ WXO ， RXO ） ，并首先加载（ FL ）引脚。
该WXO和RXO引脚连接到所述WXI和RXI
下一个器件的引脚，而最后的WXO和RXO销
设备应当连接到的所述WXI和RXI销
第一个设备。所述第一设备的FL引脚连接到V
SS
和
所有剩余的设备FL引脚应连接到V
CC
.
该CY7C42X5V提供五种状态引脚。这些引脚
解码，以确定五种状态之一：空，几乎是空白，
半满，几乎完全和完全（见
表2）。
半满标志
股WXO引脚。这个标志是有效的，在独立的和
宽度扩展配置。在深度扩大，这
引脚提供了扩展（ WXO ）信息用于
信号的下一个FIFO中时，它就会被激活。
空和满的标志是同步的，也就是说，它们改变
相对于国家或者读时钟（ RCLK ）或写
时钟（ WCLK ） 。当进入或退出空状态时，
标志由RCLK完全更新。该标志表示完整
国家是由WCLK专门更新。同步标志
架构保证标志仍然有效，从
一个时钟周期到下一个。如前面的提到的
几乎空/几乎满标志成为同步，如果
V
CC
/ SMODE被连接到V
SS
。所有的配置都制作
采用了先进的0.65μ P阱CMOS技术。输入
ESD保护大于2001V ，并且闩锁是
阻止通过使用保护环。
赛普拉斯半导体公司
文件编号： 38-06029牧师* C
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2005年9月7日
CY7C4225V/4205V/4215V
CY7C4425V/4235V/4245V
选购指南
CY7C42X5V-15
最大频率
最大访问时间
最小周期时间
最小数据或使建立
最小数据或保持启用
最大国旗延迟
工作电流
CY7C4425V
密度
套餐
64 x 18
64引脚14×14
TQFP
64引脚10×10
STQFP
广告
CY7C4205V
256 x 18
64引脚14×14
TQFP
64引脚10×10
STQFP
66.7
11
15
4
1
11
30
CY7C4215V
512 x 18
64引脚14×14
TQFP
64引脚10×10
STQFP
CY7C42X5V-25
40
15
25
6
1
15
30
CY7C4225V
1K ×18
64引脚14×14
TQFP
64引脚10×10
STQFP
CY7C42X5V-35
28.6
20
35
7
2
20
30
CY7C4235V
2K ×18
64引脚14×14
TQFP
64引脚10×10
STQFP
单位
兆赫
ns
ns
ns
ns
ns
mA
CY7C4245V
4K ×18
64引脚14×14
TQFP
64引脚10×10
STQFP
引脚德网络nitions
信号名称
D
017
Q
017
文
任
WCLK
描述
数据输入
数据输出
写使能
读使能
写时钟
I / O
I
O
I
I
I
数据输入一个18位的总线。
数据输出为18位的总线。
启用WCLK输入。
启用RCLK输入。
上升沿时钟数据到FIFO时，WEN为低和FIFO为
不完整。
当LD被断言， WCLK将数据写入到可编程
标志偏移寄存器。
上升沿时钟数据从FIFO中取出时，REN为LOW和FIFO为
不为空。
当LD被断言， RCLK读出的数据的可编程的
标志偏移寄存器。
双模式引脚。
单个设备或宽度扩展 - 半满状态标志。级联 -
写扩展输出信号，连接到一个设备的WXI 。
当EF为低电平时， FIFO为空。
EF同步到RCLK 。
当FF为低电平时， FIFO满。
FF同步到WCLK 。
当PAE为低电平时，FIFO几乎是空的基础上，几乎是空的
编程到FIFO的偏移值。
PAE是异步的，当
V
CC
/ SMODE被连接到V
CC
;它是同步的时候RCLK V
CC
/ SMODE绑
到V
SS
.
当PAF为低电平时，FIFO几乎完全基于几乎完全抵消
值编程到FIFO中。
PAF是异步的，当V
CC
/ SMODE是
连接到V
CC
;它是同步的时候WCLK V
CC
/ SMODE被连接到V
SS
.
当LD为低电平，D
017
(O
017
）写（读）到（离）编程
梅布尔旗偏移寄存器。
双模式引脚。
级联 - 菊花链中的第一装置将已FL绑
V
SS
;所有其他设备都已经FL连接到V
CC
。在宽度的标准模式
扩张， FL是连接到V
SS
在所有设备上。没有级联 - 连接到V
SS
。重发
功能也是在独立模式下可通过选通RT 。
级联 - 连接到以前的设备WXO 。
没有级联 - 连接到V
SS
.
级联 - 连接到以前的设备RXO 。
没有级联 - 连接到V
SS
.
功能
RCLK
读时钟
I
WXO / HF
EF
FF
PAE
写扩张
出/半满标志
空标志
满标志
可编程
几乎是空的
O
O
O
O
PAF
可编程
几乎满
负载
首先加载/
重发
O
LD
FL / RT
I
I
WXI
RXI
写扩张
输入
扩展阅读
输入
I
I
文件编号： 38-06029牧师* C
第20页3
CY7C4225V/4205V/4215V
CY7C4425V/4235V/4245V
引脚德网络nitions
（续）
信号名称
RXO
RS
OE
描述
扩展阅读
产量
RESET
OUTPUT ENABLE
I / O
O
I
I
功能
级联 - 连接到下一个器件的RXI 。
重置设备以空状态。
之前的初始读或写操作需要复位
上电后运行。
当OE为低电平时，FIFO的数据输出驱动到它们的母线
连接。
如果OE为高电平时， FIFO的输出为高阻态（高阻态）
状态。
双模式引脚。
异步几乎空/几乎满标志 - 连接到V
CC
.
同步几乎空/几乎满标志 - 连接到V
SS
。 （几乎是空的
同步到RCLK ，几乎全部同步到WCLK ）。
V
CC
/ SMODE
同步
几乎空/
几乎满标志
I
架构
该CY7C42X5V由64的阵列，以18的4K字
每个比特（由SRAM单元的双端口阵列实现的） ，一个
读指针，写指针，控制信号（ RCLK ， WCLK ，
任，文， RS ） ，和标志（ EF ， PAE ， HF ， PAF ， FF ） 。该
CY7C42X5V还包括控制信号WXI ， RXI ， WXO ，
RXO的深度扩展。
程序设计
该CY7C42X5V器件包含两个12位偏移寄存器。
在D数据存在
0–11
在程序写入将确定
从空（满）的近空（差不多的距离
满）标志被激活。如果用户选择不编程
FIFO中的标志，缺省偏移值（见
表2）。
当负载LD引脚设置为低电平，闻置为低电平，数据
在输入端D
0–11
被写入到空的偏移值寄存器上
写时钟（ WCLK ）的头低到高的转变。
当LD引脚和温保持低电平，然后将数据写入
入全抵消上注册的第二低到高
写时钟（ WCLK ）的过渡。的第三个转变
写时钟（ WCLK ）再次写入空失调寄存器
（见
表1）。
所有写偏移寄存器不必
发生在同一时间。一个或两个偏移量寄存器可以被写入
然后，通过使LD引脚高电平时，FIFO被返回到
正常读/写操作。当LD引脚设置为低电平，并
温为低电平时，在下一个偏移序列寄存器被写入。
的偏移寄存器中的内容可以被读取到输出
当LD引脚设置为低电平，并任置为低电平线;那么，
数据可以读出在读的低到高的转变
时钟（ RCLK ） 。
表1.写偏移寄存器
LD
0
文
0
WCLK
[1]
选择
写偏移寄存器：
空偏移
全偏移
无操作
复位FIFO
在上电时，在FIFO必须用复位来复位（RS）
周期。这使得FIFO进入空状态
由EF为低所指。后所有数据输出变为低电平
遥感只有当OE置位下降沿。为了在FIFO
重置为其默认状态，下降沿必须发生在RS
并且用户不能读取或写入，而RS为低。
FIFO操作
当文信号有效（低电平） ，存在于数据
D
0-17
销被写入FIFO上的每个上升沿
WCLK信号。类似地，当REN信号是低电平有效，
在FIFO存储器中的数据将在Q上呈现
017
输出。新的数据将在每个上升沿介绍
RCLK而任志强为低电平有效， OE是低电平。 REN必须
成立吨
ENS
RCLK之前，它是一个有效的读取功能。闻
必须发生吨
ENS
WCLK之前，它是一个有效的写功能。
输出使能（ OE ）引脚提供给三态的Q
0–17
输出时， OE为无效。当OE启用（ LOW ）
在输出寄存器中的数据将提供给Q
017
输出
吨后
OE
。如果设备级联时， OE功能仅
上被读使能FIFO的输出数据。
FIFO中包含溢出电路不允许附加
当写入FIFO满，和下溢电路不允许
另外，当读取FIFO为空。 FIFO为空
保持在其Q的最后一个有效读出的数据
017
输出
即使额外的读取发生。
0
1
1
0
写入FIFO
1
1
无操作
注意：
1.同样的选择顺序适用于从寄存器读取。任志强被启用并读取RCLK的低到高的转变进行。
文件编号： 38-06029牧师* C
第20页4
CY7C4225V/4205V/4215V
CY7C4425V/4235V/4245V
标志操作
该CY7C42X5V设备提供五旗引脚来指示
的FIFO内容的条件。空和满的
同步的。 PAE和PAF是同步的，如果V
CC
/ SMODE
被连接到V
SS
.
满标志
的满标志（ FF）将变为低电平时，器件的完整。写
操作被禁止，只要FF是低不管
温状态。 FF同步到WCLK ，即，它是的排除
由WCLK的每个上升沿sively更新。
空标志
空标志（ EF）将变为低电平时，该设备是空的。
读操作被禁止，只要EF为低，
不管任志强的状态。 EF同步到RCLK ，
也就是说，它是专门更新由RCLK的每个上升沿。
可编程几乎空/几乎满标志
该CY7C42X5V功能可编程几乎空
几乎满标志。每个标志可以编程（描述
在编程部分）从它对应一个特定的距离
应的边界标志（空或满） 。当FIFO
包含该标志有字或更少的数量
编程时， PAF或PAE将被认定，表示
表2.标志真值表
词FIFO数
7C4425V - 64× 18
0
1n的
[2]
第（n + 1）至32
33 （ 64
(m + 1))
(64
m)
[3]
63
64
0
1n的
[2]
第（n + 1） 128
129 （ 256
(m + 1))
(256
m)
[3]
255个
256
词FIFO数
7C4225V - 1K ×18
0
1n的
[2]
第（n + 1） 512
513 （ 1024
(m + 1))
(1024
1024
m)
[3]
到1023
0
1n的
[2]
第（n + 1）至1024
1025 （ 2048
(m + 1))
(2048
2048
m)
[3]
2047
7C4235V - 2K ×18
0
1n的
[2]
第（n + 1）至2048
2049到（ 4096
(m + 1))
(4096
4096
m)
[3]
4095
7C4245V - 4K ×18
FF
H
H
H
H
H
L
PAF
H
H
H
H
L
L
HF
H
H
H
L
L
L
PAE
L
L
H
H
H
H
EF
L
H
H
H
H
H
7C4205V - 256 ×18
0
1n的
[2]
第（n + 1） 256
257 （ 512
(m + 1))
(512
m)
[3]
到511
512
7C4215V - 512× 18
FF
H
H
H
H
H
L
PAF
H
H
H
H
L
L
HF
H
H
H
L
L
L
PAE
L
L
H
H
H
H
EF
L
H
H
H
H
H
该FIFO或者是几乎完全或几乎空无一人。看
表2
为可编程标志的说明。
当SMODE引脚接低电平时， PAF标志信号
转变所造成的写入时钟的上升沿和
PAE标志过渡是由读出的上升沿
时钟。
重发
传输的数据包时，重发的功能是有益的
的数据。它使数据的接收到由被确认
在接收器和重传，如果有必要的。
重传（ RT ）输入有效的独立和宽度
扩张模式。重发功能是为使用
当一个数写入的等于或小于的深度
自从上次的RS循环的FIFO时有发生。在高脉冲
RT复位内部读出指针到第一物理位置
FIFO的。 WCLK和RCLK可以自由运行，但必须
期间和tRTR重发脉冲之后被禁用。同
重发后，以前访问过的每一个有效的读周期
数据被读出和读出指针被递增，直到它等于
到写指针。标志由相对制约
的读出和写入指针的位置，并在被更新
重发周期。活化后写入FIFO的数据
RT发送同样。
FIFO的全部深度，可反复重发。
注意：
2， N =空偏移量（默认值： CY7C4425V N = 7 ， CY7C4205V N = 31 ， CY7C4215V N = 63 ， CY7C4225V / 7C4235V / 7C4245V N = 127） 。
3， M =全部偏移量（默认值： CY7C4425V N = 7 ， CY7C4205V N = 31 ， CY7C4215V N = 63 ， CY7C4225V / 7C4235V / 7C4245V N = 127） 。
文件编号： 38-06029牧师* C
第20页5
QQ：2880707522 复制
