1CY 7C40 2
CY7C401/CY7C403
CY7C402/CY7C404
64 ×4级联FIFO
64 ×5级联FIFO
特点
64 ×4 （ CY7C401和CY7C403 ）
64 ×5 （ CY7C402和CY7C404 ）
高速的先入先出存储器（FIFO ）
高速CMOS最佳加工
速度/功耗
25 MHz的数据传输速率
50 ns的泡沫通过时间为25 MHz
可扩展的字宽和/或长度
5伏电源
±
10 ％的容差，包括商业
军事
独立的异步输入和输出
TTL兼容接口
输出使能功能，可对CY7C403和
CY7C404
能够承受大于2001V的电 -
静电放电
与MMI 67401A / 67402A 引脚兼容
话。无论是CY7C403和CY7C404具有输出烯
能（ OE）的函数。
该器件接受4-或5-位字的数据输入（DI
0
–
DI
n
）的偏移（SI）输入的控制下。存储
字叠起来的输出（ DO
0
做
n
）的顺序
被输入。上移输出（SO ）输入的读取命令
使倒数第二个字移动到输出和所有数据
在堆栈向下移动一次。输入就绪（ IR ）信号的行为
作为一个标志，以指示当输入已准备好接受新的数据
（高） ，以指示当FIFO满时（低电平） ，并且提供
一个信号级联。输出就绪（ OR）信号是一个标志
以指示输出包含有效数据（高） ，以指示
FIFO为空（低） ，并且提供用于级联的信号
ING 。
并行扩展更广泛的词是由logical-完成
光年AND操作的IR和OR信号，以形成复合信号。
串行扩展是通过把数据输入完成
一个设备到前一设备的数据输出。红外
所述接收装置的引脚连接到的SO引脚
发送设备，以及发送设备的或针所配置
已连接到接收装置的SI引脚。
读，写操作是完全异步的，
使FIFO进入可用作两个数字之间的缓冲
对各种不同工作频率的机器。该
25 MHz工作频率，使得这些FIFO非常适合高速
通信和控制应用。
功能说明
该CY7C401和CY7C403是异步先入
组织为64 4位字先出（ FIFO的） 。该CY7C402
和CY7C404是组织为64 5位的FIFO相似
逻辑框图
SI
IR
输入
控制
逻辑
销刀豆网络gurations
DIP
写指针
（ CY7C401 ） NC
（ CY7C403 ） OE
IR
SI
DI
0
DI
1
DI
2
DI
3
GND
1
16
2
15
3
14
4 CY7C401
13
CY7C403
5
12
6
11
10
7
9
8
VCC
SO
OR
DO
0
DO
1
DO
2
DO
3
MR
（ CY7C402 ） NC
（ CY7C404 ） OE
IR
SI
DI
0
DI
1
DI
2
DI
3
DI
4
GND
DIP
1
18
2
17
3
16
4 CY7C402
15
CY7C404
5
14
6
13
12
7
11
8
10
9
VCC
SO
OR
DO
0
DO
1
DO
2
DO
3
DO
4
MR
写多路复用器
迪0
迪1
迪2
迪3
（ DI 4 ）
DATAIN
内存
ARRAY
产量
启用
OE
DO0
DO1
数据
IN
DO2
DO3
（ DO 4 ）
C401–2
C401–4
LCC
LCC
MR
主
RESET
读出复
产量
控制
逻辑
SO
OR
C401–1
SI
DI
0
DI
1
DI
2
NC
读指针
3 2 1 2019
4
18 NC
5
17或
CY7C401
6 CY7C403 16 DO
0
7
15 DO
1
8
14 DO
2
910111213
SI
DI
0
DI
1
DI
2
DI
3
3 2 1 2019
4
18或
5
17 DO
0
6 CY7C402 16 DO
1
7 CY7C404 15 DO
2
8
14 DO
3
910111213
C401–3
C401–5
选购指南
7C401/2–5
工作频率（MHz ）
最大工作
电流（mA ）
广告
军事
5
75
7C40X–10
10
75
90
7C40X–15
15
75
90
7C40X–25
25
75
90
赛普拉斯半导体公司
3901北一街
圣荷西
CA 95134
408-943-2600
1986年3月 - 修订1995年4月
CY7C401/CY7C403
CY7C402/CY7C404
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
存储温度................................. -65 ° C至+ 150°C
环境温度与
电源应用............................................. -55 ° C至+ 125°C
电源电压对地电位............... -0.5V至+ 7.0V
直流电压应用到输出的
在高Z状态.............................................. 。 -0.5V至+ 7.0V
直流输入电压............................................ -3.0V至+ 7.0V
功耗................................................ .......... 1.0W
输出电流，输出入（LOW ） ............................ 20毫安
静电放电电压........................................... >2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ....... >200毫安
工作范围
范围
广告
军事
[1]
环境
温度
0
°
C至+70
°
C
–55
°
C至+ 125
°
C
V
CC
5V
±10%
5V
±10%
电气特性
在整个工作范围（除非另有说明）
[2]
7C40X - 10，15， 25
参数
V
OH
V
OL
V
IH
V
IL
I
IX
V
CD[3]
I
OZ
I
OS
I
CC
描述
输出高电压
输出低电压
输入高电压
输入低电压
输入漏电流
输入二极管钳位电压
[3]
输出漏电流
输出短路电流
[4]
电源电流
GND
≤
V
OUT
≤
V
CC
, V
CC
= 5.5V
输出禁用（ CY7C403和CY7C404 ）
V
CC
=最大，V
OUT
= GND
V
CC
=最大，我
OUT
= 0毫安
广告
军事
–50
+50
–90
75
90
A
mA
mA
mA
GND
≤
V
I
≤
V
CC
测试条件
V
CC
=最小值，我
OH
= -4.0毫安
V
CC
=最小值，我
OL
= 8.0毫安
2.0
–3.0
–10
分钟。
2.4
0.4
6.0
0.8
+10
马克斯。
单位
V
V
V
V
A
电容
[5]
参数
C
IN
C
OUT
描述
输入电容
输出电容
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 4.5V
马克斯。
5
7
单位
pF
pF
注意事项：
1. T
A
是外壳温度的「即时」 。
2.请参见本规范A组分组测试信息的最后一页。
3. CMOS工艺不提供的钳位二极管。但是，在FIFO是不敏感的-3V的直流输入电平和小于10纳秒-5V下冲脉冲
（以50 ％的输出测得）。
4.为了测试，不超过1输出的时间应短。短路测试持续时间不应超过30秒。
5.测试开始后任何设计或工艺变化，可能会影响这些参数。
2
CY7C401/CY7C403
CY7C402/CY7C404
交流测试负载和波形
R1 437
5V
产量
30 pF的
INCLUDING
夹具
范围
R2
272
5V
产量
5 pF的
INCLUDING
夹具
范围
R2
272
R1 437
所有的输入脉冲
3.0V
GND
≤
5纳秒
90%
10%
90%
10%
≤
5纳秒
(a)
相当于：戴维南等效
产量
167
1.73V
C401–8
(b)
C401–6
C401–7
开关特性
在整个工作范围
[2, 6]
TEST
条件
注8
20
45
注9
注9
0
60
75
75
20
45
75
80
0
5
200
注10
注10
5
30
20
20
40
40
85
85
注11
注12
50
—
—
0
5
10
5
30
20
20
30
35
40
40
40
35
30
95
20
25
40
55
0
5
10
5
30
20
20
25
25
35
35
35
30
25
65
7C401–5
7C402–5
分钟。
马克斯。
5
20
30
0
40
40
45
20
25
35
40
0
5
10
5
20
15
15
25
10
35
35
25
20
15
50/60
7C40X–10
分钟。
马克斯。
10
20
25
0
30
35
40
11
20
19/21
34/37
7C40X–15
分钟。
马克斯。
15
11
20
0
20
21/22
28/30
7C40X–25
[7]
分钟。
马克斯。
25
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
参数
f
O
t
PHSI
t
PLSI
t
SSI
t
恒指
t
DLIR
t
DHIR
t
PHSO
t
PLSO
t
DLOR
t
DHOR
t
SOR
t
HSO
t
BT
t
爵士
t
HIR
t
PIR
t
POR
t
PMR
t
DSI
t
DOR
t
DIR
t
LZMR
t
OOE
t
HZOE
描述
工作频率
SI的时候了
如此低的时间
数据建立到SI
从SI数据保持
延迟， SI HIGH到LOW IR
延迟， SI低到高IR
如此之高的时间
如此低的时间
延迟，这么高至或低
延迟，如此之低，以或高
数据建立到或高
从如此低的数据保持
泡沫通过时间
数据建立到IR
从红外数据保持
输入就绪脉冲高电平
输出就绪脉冲高电平
MR脉冲宽度
高先生向SI高
MR为低或低
MR低到高IR
MR低输出低电平
输出有效从OE低
输出高阻从OE高
注意事项：
6.测试条件假设为5纳秒或更少的信号转换时间，定时1.5V的参考电平，输出负载指定我的
OL
/I
OH
和30 pF负载
电容，如在（a）部分的交流测试负载和波形。
7.商业/军事
8. I / F
O
＆ GT ;吨
PHSI
+ t
DHIR
我/女
O
＆ GT ;吨
PHSO
+ t
DHOR
9. t
SSI
和T
恒指
申请时内存没有满。
10. t
爵士
和T
HIR
申请时内存已满， SI高，最小的气泡通过（T
BT
）的条件存在。
11.所有的数据输出将处于低电平复位后变为高电平，直到数据被输入到FIFO中。
12. HIGH -Z跃迁参考稳态V
OH
-500 mV至V
OL
500毫伏的输出电平。吨
HZOE
与5 - pF负载电容为试
在交流测试负载和波形（b）部分。
3
CY7C401/CY7C403
CY7C402/CY7C404
操作说明
概念
不像传统的FIFO中，这些设备都使用一个设计
双端口存储器中，读出和写入指针，和控制逻辑。
读写指针的SO和SI递增
分别。一个空的空间的可用性数据转移
通过IR信号表示，而数据在存在
输出由或信号指示。传统的概念
气泡通过的不存在。相反，延迟输入数据
出现在输出端是移动的指针所需要的时间
和传播的OR信号。输出使能（OE ）信号
提供的能力，或在多个配合在一起的FIFO
一个共同的总线上。
复位FIFO
上电时， FIFO中必须复位与主复位
（ MR）信号。这使得FIFO输入一个空状态
由所指或信号是低电平同时红外
信号是高电平。在这种情况下，数据输出（ DO
0
做
n
)
将处于低状态。
将数据在
数据移入从SI信号的上升沿。该负载
输入数据到FIFO的第一个字位置。在下降
在SI信号的边缘时，写指针被移动到下一个
字的位置和所述红外信号变为高电平，表示
愿意接受新的数据。如果FIFO为满时，将红外
保持低电平直到数据的一个字移出。
将数据移出
数据被移出FIFO的上的所述SO下降沿
信号。这会导致内部读指针前进到
下一个字的位置。如果数据存在，有效的数据将出现
在输出端和OR信号将变为高电平。如果数据是不
目前， OR信号将保持低电平，指示FIFO为
空。时的SO上升沿， OR信号变为低电平。
FIFO的数据输出端应与被采样
边沿敏感型的D触发器（或等效物） ，使用SO
信号作为时钟输入到触发器。
泡泡通过
两泡透的条件存在。第一是默认时
副是空的。后一个字被转移到一个空的设备，所述
数据传播到输出端。一个延迟之后，或标志变为
高，这表明在输出有效数据。
第二泡透条件发生设备时，
已满。将数据移出创建propa-一个空位置
门的输入端。在延迟之后，则IR标志变为高电平。如果
SI信号为HIGH时，此时，所输入的数据将被转移
IN 。
可能的最小脉冲宽度违规的边界
条件
如果握手信号IR和或不正确使用
生成SI和SO的信号，有可能违反
最低（有效）， SI和SO正脉冲宽度在全
空边界。
当这个冲突发生时，在FIFO的操作是unpre-
预测的。然后，它必须被重置，并且所有数据都将丢失。
在7C403-25 / 7C404-25在25 MHz的应用
在CY7C403或CY7C404赛普拉斯CMOS中的应用
FIFO的需要知识的特点是不容易
在数据表中指定的，但所必需的可靠
在所有条件下操作，所以我们将在这里指定它们。
当FIFO为空时，在马克西充满了初始信息
妈妈“转变” SI频率，随后立即移出
该数据还以最大的“移出”，因此频率，单片机
签名者必须知道一个时间窗口的下面的
OR信号的最初的上升沿，在该时间内的SO
信号不被认可。存在这种情况只有在
高速运行一个以上的SO可以gen-
erated禁止的窗口内。这种状况不
抑制在FIFO的操作，在全频操作，
而是延迟了整整25 MHz工作频率，直到越冬后
陶氏已经过去了。
有管理的几个实现技术
窗口，使所有SO信号识别：
1.第一种方法涉及延迟的SO操作，使得它
不发生在关键窗口。这是可以实现
通过使在40 ns的固定延迟“，由SI信号启动
只有当FIFO是空的“ ，以抑制或栅极在SO AC-
tivity 。然而，这要求在SO的操作是在
至少与所述输入的SI操作暂时同步。
在同步应用中，这可能是可能的，
一个有效的解决方案。
2.另一种解决方案同步应用并不少见
系统蒸发散是才开始将数据从FIFO中取出时，它是
超过一半。这是FIFO的常用方法AP-
褶皱，如前面的FIFO不能在马克西操作
妈妈的频率接近满或空的时候。尽管赛普拉斯
FIFO中没有这种限制，设计在任何系统
以这种方式不会遇到窗口条件DE-
上面的刻划。
3.窗口也可以通过不使第一管理
SO信号发生直至有问题的窗口已经过去。
这可以通过从延时中的SO 40纳秒来实现
初始或信号的上升沿。然而，这在 -
volves ，这只是发生在第OC-要求
数据currence被加载到FIFO从空
条件，因此，需要红外的知识和
SI条件以及SO 。
4.握手用OR信号是avoid-的第三方法
荷兰国际集团所讨论的窗口。使用这种技术的上升
SO或事实的SO信号为HIGH时的边缘，将导致
OR信号去低。所谓信号不被拉低
再次，推进内部指针指向下一数据，直到
OR信号变低。这确保了在SO脉
即在窗口启动将会自动延长
足够长的时间进行识别。
5.仍然决定以什么信号将被用于
从FIFO输出的数据锁存进receiv-
荷兰国际集团源。所述SO信号的前缘是最AP-
propriate因为数据被保证是稳定之前
并为每个FIFO中的SO前沿之后。这是一个
溶液为任意数量的并行FIFO中。
任何上述溶液，将确保正确操作
赛普拉斯FIFO频率为25 MHz 。具体实施是左
对设计者和依赖于具体的应用
需要。
4
QQ：2880707522 复制
