对于新的设计看CY7C374i
CY7C374
UltraLogic 128个宏单元CPLD的Flash
特点
128个宏单元的8个逻辑块
64个I / O引脚
6专用的输入，包括4个时钟引脚
所有的I / O和专用输入总线保持功能
没有任何隐藏延误
高速
— f
最大
= 100兆赫
— t
PD
= 12 ns的
— t
S
= 6纳秒
— t
CO
= 7纳秒
电改写闪存技术
提供84引脚PLCC封装， 84引脚CLCC ， 100引脚TQFP封装，
和84引脚封装PGA
引脚与CY7C373兼容
功能说明
该CY7C374是一个Flash擦写复杂可编程
逻辑器件（CPLD ），并且是F的部分
LASH
370
家庭
高密度，高速的CPLD。的所有成员一样
F
LASH
370系列， CY7C374 ，旨在使容易
使用和22V10的高性能高密度的
CPLD器件。
在128个宏单元的CY7C374八间分
逻辑块。每个逻辑块包含16个宏单元，一个72×
86乘积项阵列，以及一个智能乘积项分配器。
逻辑块的F
LASH
370架构的连接
有一个非常快速和可预测的路由资源的
可编程互连矩阵（PIM） 。在PIM带来flex-
ibility ，可布线性，速度和均匀延迟到在互连
NECT 。
该CY7C374是一个寄存器密集的128个宏单元CPLD 。 EV-
ERY在设备2宏功能相关联的I / O引脚，
造成64个I / O引脚上的CY7C374 。此外，也有
两个专用输入和四个输入/时钟引脚。
逻辑框图
时钟
输入输入
2
输入
宏单元
4
8个I / O的
I / O
0
I / O
7
逻辑
块
36
16
36
16
36
16
36
16
PIM
4
输入/ CLOCK
宏单元
4
36
16
36
16
36
16
36
16
逻辑
块
8个I / O的
I / O
56
I / O
63
A
8个I / O的
逻辑
块
H
逻辑
块
8个I / O的
I / O
8
I / O
15
B
8个I / O的
逻辑
块
G
逻辑
块
8个I / O的
I / O
48
I / O
55
I / O
16
I / O
23
C
8个I / O的
逻辑
块
F
逻辑
块
8个I / O的
I / O
40
I / O
47
I / O
24
I / O
31
D
32
E
32
I / O
32
I / O
39
7C374–1
选购指南
7C374-100
最大传播延时T
PD
（纳秒）
最小的建立，T
S
（纳秒）
最大时钟到输出，T
CO
（ NCS ）
最大电源
目前，我
CC
（MA ）
广告
军事/工业
12
6
7
300
7C374-83
15
8
8
300
370
7C374-66
20
10
10
300
370
7C374L-66
20
10
10
150
赛普拉斯半导体公司
文件编号： 38-03021牧师**
3901北一街
圣荷西
CA 95134
408-943-2600
修订后的1998年4月
CY7C374
销刀豆网络gurations
PGA
底部视图
L
I / O
63
I / O
62
I / O
61
I / O
60
I / O
59
I / O
58
I / O
57
I / O
56
GND
I / O
7
I / O
6
I / O
5
I / O
4
I / O
3
GND
V
CC
I / O
2
I / O
1
I / O
0
V
CC
I / O
23
I / O
25
I / O
26
I / O
28
I / O
31
I / O
33
V
CC
I / O
34
I / O
36
I / O
37
I / O
39
PLCC / CLCC
顶视图
I
5
K
I / O
21
GND
I / O
24
I / O
27
I / O
30
I
2
I / O
32
I / O
35
I / O
38
GND
I / O
41
11 10 9 8 7 6 5 4 3 2 1 84 83 82 81 80 79 78 77 76 75
I / O
8
I / O
9
I / O
10
I / O
11
I / O
12
I / O
13
I / O
14
I / O
15
CLK
0
/I
0
V
CC
GND
CLK
1
/I
1
I / O
16
I / O
17
I / O
18
I / O
19
I / O
20
I / O
21
I / O
22
I / O
23
GND
74
12
73
13
72
14
71
15
70
16
69
17
68
18
67
19
66
20
65
21
64
22
63
23
62
24
61
25
60
26
59
27
58
28
57
29
56
30
55
31
54
32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53
I/O24
I/O25
I/O26
I/O27
I/O28
I/O29
I/O30
I/O31
I2
VCC
GND
VCC
I/O32
I/O33
I/O34
I/O35
I/O36
I/O37
I/O38
I/O39
GND
GND
I / O
55
I / O
54
I / O
53
I / O
52
I / O
51
I / O
50
I / O
49
I / O
48
CLK
3
/I
4
GND
V
CC
CLK
2
/I
3
I / O
47
I / O
46
I / O
45
I / O
44
I / O
43
I / O
42
I / O
41
I / O
40
J
I / O
20
I / O
22
I / O
29
V
CC
GND
I / O
40
I / O
42
H
I / O
18
CLK1
/
I1
I / O
17
I / O
19
I / O
16
GND
I / O
43
I / O
44
G
CLK2
/I
3
V
CC
I / O
46
I / O
47
F
CLK0
/I
0
I / O
14
V
CC
I / O
45
GND
E
I / O
15
I / O
13
I / O
49
I / O
48
CLK3
/I
4
I / O
50
D
I / O
12
I / O
11
I / O
51
C
I / O
10
I / O
8
I / O
1
V
CC
I
5
I / O
54
I / O
52
B
I / O
9
GND
I / O
6
I / O
3
I / O
0
I / O
61
I / O
62
I / O
59
I / O
56
GND
I / O
53
A
I / O
7
1
I / O
5
2
I / O
4
3
I / O
2
4
V
CC
5
GND
6
I / O
63
7
I / O
60
8
I / O
58
9
I / O
57
10
I / O
55
11
7C374–3
7C374–2
TQFP
顶视图
VCC
GND
NC
VCC
I
5
I / O
63
I / O
62
I / O
61
I / O
60
I / O
59
I / O
58
I / O
57
I / O
56
GND
NC
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
NC
V
CC
I / O
7
I / O
6
I / O
5
I / O
4
I / O
3
I / O
2
I / O
1
I / O
0
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76
NC
GND
I / O
8
I / O
9
I / O
10
I / O
11
I / O
12
I / O
13
I / O
14
I / O
15
CLK
0
/I
0
V
CC
N / C
GND
CLK
1
/I
1
I / O
16
I / O
17
I / O
18
I / O
19
I / O
20
I / O
21
I / O
22
I / O
23
V
CC
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
NC
V
CC
I / O
55
I / O
54
I / O
53
I / O
52
I / O
51
I / O
50
I / O
49
I / O
48
CLK
3
/I
4
GND
NC
V
CC
CLK
2
/I
3
I
/
O
47
I / O
46
I / O
45
I / O
44
I / O
43
I / O
42
I / O
41
I / O
40
GND
NC
7C374–4
NC
GND
V
CC
I / O
32
I / O
33
I / O
34
I / O
35
I / O
36
I / O
37
I / O
38
I / O
39
V
CC
文件编号： 38-03021牧师**
NC
GND
I / O
24
I / O
25
I / O
26
I / O
27
I / O
28
I / O
29
I / O
30
I / O
31
I
2
V
CC
NC
第16页2
CY7C374
功能说明
（续）
最后， CY7C374拥有一个非常简单的时序模型。非
像其他的高密度的CPLD架构中，没有hid-
书房速度的延迟，如扇出效果，互连延迟，
或扩展的延迟。无论资源的数目的
使用或应用的类型，在所述定时参数
CY7C374保持相同。
逻辑块
逻辑块的数量和配置区分
在F成员
LASH
370家。该CY7C374包括八个
逻辑块。每个逻辑块构成一个乘积项的
阵列，乘积项分配器和16个宏单元。
产品期限阵列
的F的乘积项阵列
LASH
370逻辑块接收
来自PIM 36输入和输出的86个乘积项的
乘积项分配器。从PIM 36输入是可用
能够在正的和负的极性，使得整体
数组大小72× 86这大阵中的每个逻辑块允许
非常复杂的函数，以在单次通过中实现
通过该装置。
产品期限分配器
该产品期限分配器是一个动态的，可配置的资源
该产品转移条款，要求他们宏蜂窝。任何
产品方面介于0和16号包可
分配给任何的逻辑块宏单元（这被称为
产品长期转向） 。此外，乘积项可
多个宏单元之间共享。这意味着产物
方面是共同的一个以上的输出方案需要
mented在单个产品中的术语。产品长期转向
乘积项的共享有利于增加有效密度
这架F
LASH
370的CPLD。需要注意的是乘积项分配han-
通过软件DLED和是对用户不可见。
I / O宏单元
在CY7C374的宏单元有一半的I / O引脚associ-
ated他们。输入到宏小区是总和BE-
补0 ，距离乘积项分配器产品16项。
在I / O宏单元包括可任选的寄存器
旁路，极性控制输入求和项，以及两个
全局时钟触发寄存器。宏蜂窝还为特色的
Tures的一个单独的反馈路径的PIM ，使得寄存器
如果该I / O引脚将被用作输入可埋。
埋宏单元
掩埋宏蜂窝非常类似于在I / O宏单元。
再次，它包括可被配置为combi-寄存器
natorial ，作为一个D触发器，一个T触发器或锁存器。对于时钟
这个寄存器具有相同的选项，所述的用于I / O的
宏单元。在该填埋宏蜂窝一个区别是额外
化的输入寄存器能力。用户可以编程的bur-
灭蝇灯宏蜂窝作为一个输入寄存器（ D型或锁存器）
其输入来自与邻近区域相关联的I / O引脚
无聊的宏单元。所有埋宏单元的输出被送到
直接对PIM不管其结构。
可编程互连矩阵
可编程互连矩阵（PIM）连接
8个逻辑块上的CY7C374到输入端和各
等。所有的投入（包括反馈）通过PIM旅行。
目前发生的信号遍历速度不罚
PIM 。
所有的I / O和专用输入总线保持功能
一个功能叫做总线保持已被添加到所有的F
LASH
370 I / O的
和专用输入引脚。总线保持，这是一种改进ver-
流行的内部上拉电阻的锡永，是一种弱锁
连接到不影响设备的per-销
性能。作为一个锁存器，总线保持回忆的插头的最后状态
当它处于三态，从而降低了在总线IN-系统噪声
terface应用。总线保持还允许使用的DE-
副引脚保持悬空在黑板上，这是partic-
原型期间ularly有用的设计师可以路由新
信号提供给设备，而无需切割痕迹连接到V
CC
或GND 。
开发工具
开发软件为CY7C374可以从赛扬
记者的
经
软件程序包。这两种产品都是
基于IEEE标准的VHDL一千一百六十四分之一千〇七十六。赛普拉斯的CPLD
也支持由多个第三方供应商如
ABEL 中国政法大学和LOG / IC 。请参阅第三方
工具支持数据表以获取更多信息。
文件编号： 38-03021牧师**
第16页3
CY7C374
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
储存温度
..................................... 65°C
至+ 150°C
环境温度与
电源应用................................................ ..
55°C
至+ 125°C
电源电压对地电位
.................0.5V
至+ 7.0V
直流电压应用到输出的
在高Z状态
.....................................................0.5V
至+ 7.0V
直流输入电压
.................................................0.5V
至+ 7.0V
DC编程电压............................................... ...... 12.5V
范围
广告
产业
军事
[1]
输出电流为输出........................................ 16毫安
静电放电电压........................................... >2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ....... >200毫安
工作范围
环境
温度
0 ° C至+ 70°C
40°C
至+ 85°C
55°C
至+ 125°C
V
CC
5V
±
5%
5V
±
5%
5V
±
10%
电气特性
在整个工作范围
[2]
参数
V
OH
V
OL
V
IH
V
IL
I
IX
I
OZ
I
OS
I
CC
描述
输出高电压
输出低电压
输入高电压
输入低电压
输入负载电流
输出漏电流
输出短路
短路电流
[4, 5]
电源电流
[6]
V
CC
=最小值。
V
CC
=最小值。
测试条件
I
OH
=
3.2
MA（ Com'l /工业）
I
OH
=
2.0
MA（ MIL）
I
OL
= 16 MA（ Com'l /工业）
I
OL
= 12 MA（ MIL）
保证输入逻辑高电压所有输入
[3]
保证输入逻辑低电压所有输入
[3]
V
I
=内部GND ，V
I
= V
CC
V
o
=内部GND ，V
o
= V
CC
V
CC
=最大，V
OUT
= 0.5V
V
CC
=最大，我
OUT
= 0毫安
F = 1MHz时， V
IN
= GND ，V
CC
Com'l
Com'l “L”的
66
军用/工业。
阴影区域中包含的初步信息。
分钟。
2.4
马克斯。
单位
V
V
0.5
2.0
0.5
10
50
30
7.0
0.8
+10
+50
160
300
150
370
V
V
V
V
A
A
mA
mA
mA
mA
电容
[5]
参数
C
I / O [ 7 ， 8 ]
描述
输入电容
测试条件
V
IN
= 5.0V ，在f = 1 MHz的
马克斯。
10
单位
pF
耐力特点
[5]
参数
N
描述
最小的重编程周期
测试条件
普通编程条件
5.
6.
7.
8.
分钟。
100
马克斯。
单位
周期
注意事项：
1. T
A
是外壳温度的「即时」 。
2.请参见本说明书最后一页的A组小组测试Infor公司
息。
3.以上是相对于设备接地的绝对值。所有的过冲
由于系统或测试器噪声也包括在内。
4.不超过一个输出应在同一时间进行测试。短期限
电路应不超过1秒。 V
OUT
= 0.5V已被选定为避免
造成地面测试降解试验的问题。
测试的最初和之后的任何设计或工艺变更可能影响
这些参数。
测得的具有16位的计数器编程到每一个逻辑块。
C
I / O
为CLCC和CPGA封装为15 pF的最大值。
C
I / O
对于我
5
15 pF的最大
文件编号： 38-03021牧师**
第16页4
QQ：2880707522 复制
