【使用ULTRA37000 FOR所有新设计CY7C346B128宏单元MAXEPLD特点 128个】,IC型号CY7C346B-35RC/RI,CY7C346B-35RC/RI PDF资料,CY7C346B-35RC/RI经销商,ic,电子元器件-51电子网

使用ULTRA37000 FOR

所有新设计

CY7C346B

128宏单元MAX

EPLD

特点

128个宏单元的八个逻辑阵列模块（LAB ）

20个专用输入，最多64个双向I / O引脚

可编程互连阵列

先进的0.65微米CMOS技术，以提高

性能

提供84引脚CLCC ， PLCC ，和100引脚PGA ，

PQFP

的128个宏单元中的CY7C346B被分成8

实验室，每个实验室16 。有256个扩展乘积项， 32

每个LAB ，所使用并通过在每个宏小区共享

LAB 。

每个LAB通过可编程接口互连

连接阵列，从而允许所有的信号被路由在整个

芯片。

速度和CY7C346B的密度允许它在被使用

了广泛的应用，从替换的大

量的7400系列的TTL逻辑，到复杂的控制器和

多功能芯片。以大于25倍的功能

的20针的PLD ，所述CY7C346B允许更换过

50 TTL CY7C346B 。通过用大量的逻辑，所述

CY7C346B减少电路板空间，元件数量，并增加

系统的可靠性。

功能说明

该CY7C346B是可擦除可编程逻辑器件

（ EPLD ），其中的CMOS EPROM单元，用于配置

在装置内的逻辑功能。最大

架构

100％的用户可配置的，从而允许该装置以适应

各种独立的逻辑功能。

逻辑框图

. 1 (C7) [16]

. 78 (A10) [9]

. 79 (B9) [10]

80 (A9) [11]

. 83 (A8) [14]

. 84 (B7) [15]

. 2 (A7) [17]

. 5 (C6) [20]

. 6 (A5) [21]

. 7 (B5) [22]

。输入/ CLK

.....

输入

.....

输入

.....

输入

.....

输入

.....

输入

.....

输入

.....

输入

.....

输入

.....

输入

系统时钟

实验室中

MACROCELL

LAB

MACROCELL 120

MACROCELL 119

MACROCELL 118

MACROCELL 117

MACROCELL 116

MACROCELL 115

MACROCELL 114

MACROCELL 113

MACROCELL 121-128

LAB摹

MACROCELL 104

MACROCELL 103

MACROCELL 102

MACROCELL 101

MACROCELL 100

MACROCELL 99

MACROCELL 98

MACROCELL 97

P

I

A

MACROCELL 105-112

LAB F

MACROCELL 88

MACROCELL 87

MACROCELL 86

MACROCELL 85

MACROCELL 84

MACROCELL 83

MACROCELL 82

MACROCELL 81

MACROCELL 86-96

LAB ê

49

50

51

52

53

54

55

56

MACROCELL

72

71

70

69

68

67

66

65

[58]

[57]

[56]

[55]

[54]

[53]

[52]

[51]

（ M4）的数控

（ N3 ） NC

(M3) 55

(N2) 54

(M2) 53

(N1) 52

(L2) 51

(M1) 50

输入[ 59 ]

输入[ 60 ]

输入[ 61 ]

输入[ 64 ]

输入[ 65 ]

输入[ 66 ]

输入[ 67 ]

输入[ 70 ]

输入[ 71 ]

输入[ 72 ]

(N4)

(M5)

(N5)

(N6)

(M7)

(L7)

(N7)

(L8)

(N9)

(M9)

.

36

37

38

41

42

43

44

47

48

49

8 (B13) [1]

9 (C12) [2]

10 (A13) [3]

11 (B12) [4]

12 (A12) [5]

13 (11) [6]

数控（A11） [7]

数控（B10） [8]

1

2

3

4

5

6

7

8

[100] （ C13）的NC

[99] （ D12）的NC

[98] (D13) 77

[97] (E12) 76

[96] (E13) 75

[95] (F11) 74

[92] (G13) 73

[91] (G11) 72

MACROCELL 9-16

LAB B

MACROCELL

14 (A4)

15 (B4)

16 (A3)

17 (A2)

18 (B3)

21 (A1)

数控（B2）的

数控（B1）的

[23]

[24]

[25]

[26]

[27]

[28]

[29]

[30]

17

18

19

20

21

22

23

24

[90]

[89]

[86]

[85]

[84]

[83]

[82]

[81]

（ G12 ） NC

（ H13 ） NC

(J13) 71

(J12) 70

(K13) 69

(K12) 68

(L13) 67

(L12) 64

MACROCELL 25-32

LAB

MACROCELL

22 (C2) [31]

25 (C1) [32]

26 (D2) [33]

27 (D1) [34]

28 (E2) [35]

29 (E1) [36]

数控（F1）， [39]

NC（ G2）， [40]

33

34

35

36

37

38

39

40

[80]

[79]

[78]

[77]

[76]

[75]

[74]

[73]

(M13)

(M12)

(N13)

(M11)

(N12)

(N11)

(M10)

(N10)

NC

63

60

59

58

57

56

MACROCELL 41-48

LAB

30 (G3) [41]

31 (G1) [42]

32 (H3) [45]

33 (J1) [46]

34 (J2) [47]

35 (K1) [48]

NC（ K2）， [49]

数控（L1） [50]

MACROCELL

MACROCELL 57- 64

3 ， 20 ，37， 54 （A6 ，B6 ，F12， F13， H1，H2， M8， N8 ）

16 ，33， 50 ，67（ B8 ，C8， F2，F3， H11 ，H12 ，L6， M6）的

[18, 19, 43, 44, 68, 69, 93, 94]

[12, 13, 37, 38, 62, 63, 87, 88]

VCC

GND

MACROCELL 73- 80

（） - 属于100针PGA封装

[ ] - 涉及到100引脚PQFP封装

赛普拉斯半导体公司

文件编号： 38-03037牧师* C

3901北一街

圣荷西

,

CA 95134

408-943-2600

修订后的2004年4月9日

使用ULTRA37000 FOR

所有新设计

选购指南

7C346B-25

最大访问时间

25

7C346B-35

35

CY7C346B

单位

ns

销刀豆网络gurations

输入/ CLK

PLCC / CLCC

顶视图

输入

V

CC

V

CC

输入

GND

PGA

底部视图

I / O

11 10 9 8 7 6

I / O

GND

I / O

V

CC

V

CC

I / O

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

5 4 3 2 1 84 83 82 81 80 79 78 77 76 75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

I / O

V

CC

V

CC

I / O

GND

I / O

N

M

L

K

J

H

G

F

E

D

C

B

A

I / O

INP

I / O

INP INP INP V

CC

INP

INP GND INP V

CC

INP

GND INP

INP

I / O

V

CC

I / O

13

V

CC

V

CC

I / O

7C346B

GND GND

I / O

V

CC

I / O

INP

GND

/ CLK

I / O

11

I / O

12

I / O GND GND

I / O

1

I / O

2

I / O

3

I / O

4

7C346B

INP V

CC

INP GND INP

INP V

CC

INP

5

6

7

54

33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53

输入

GND

输入

V

CC

V

CC

输入

I / O

INP INP INP

8

9

10

文件编号： 38-03037牧师* C

分页： 15 2

使用ULTRA37000 FOR

所有新设计

销刀豆网络gurations

（续）

PQFP

顶视图

GND

VCC

GND

CC

CY7C346B

I / O

100 99 98 97 96 95 94 93 92 91 90 89 88

I / O

输入

GND

输入

输入/ CLK

输入

V

CC

V

CC

输入

I / O

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

V

87 86 85 84 83

I / O

82 81

80

79

78

77

76

75

74

73

72

71

70

I / O

输入

V

CC

V

CC

输入

GND

输入

I / O

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

I / O

CY7C346B

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

GND

I / O

文件编号： 38-03037牧师* C

VCC

I / O

第15 3

使用ULTRA37000 FOR

所有新设计

逻辑阵列模块

有在CY7C346B 8逻辑阵列块。每个LAB

由包含16个宏单元中，一个宏小区阵列

扩展乘积项阵列包含32个扩展器，以及

I / O模块。该实验室由可编程互连喂

阵列和专用输入总线。所有的宏单元反馈去

到宏蜂窝阵列，膨胀阵列和编程

梅布尔互联阵列。扩展养活自己和

宏单元。所有的I / O反馈到可编程

互连阵列，以便它们可以由宏来访问

细胞在其他实验室，以及在实验室中宏在

它们坐落。

CY7C346B

从外部看， CY7C346B提供20专用输入， 1

其中，可被用作系统时钟。有64个I / O引脚

可被单独地配置为输入，输出或双向

方面的资料流。

可编程互连阵列

可编程互连阵列（ PIA ）来解决跨

通过路由只需要由每个信号连接限制

逻辑阵列块。的输入， PIA是每个的输出

设备和每一个的I / O引脚的反馈中宏

销的装置上。

扩展器

延迟

t

EXP

逻辑阵列

控制延时T

CLR

t

LAC

t

PRE

输入

延迟

t

IN

逻辑阵列

延迟

t

LAD

t

RSU

t

RH

注册

产量

延迟

产量

t

RD

t

OD

t

XZ

t

ZX

输入

t

梳子

t

LATCH

系统时钟延时T

ICS

时钟

延迟

t

IC

反馈

延迟

t

FD

PIA

延迟

t

PIA

I / O延迟

t

IO

C346B–9

图1. CY7C346B内部时序模型

设计建议

同条件下本文中所描述的装置的操作

以上这些在“最大值”列出的这部分

数据表可能对器件造成永久性损坏。这

是一个压力等级的设备仅运行在

这些或任何上述的那些其他条件中指示的

该数据表的操作部分将得不到保证。曝光

在绝对最大额定值条件下工作

时间会影响器件的可靠性。该CY7C346B包含

电路保护器件引脚从高电平静态电压或

电场，而正常应采取预防措施，以避免

应用程序超过最大额定更高的任何电压

电压。

对于正确的操作，输入和输出引脚必须

约束的范围内GND

≤

(V

IN

或V

OUT

)

≤

V

CC

。未使用

输入必须始终被捆绑到一个适当的逻辑电平

（无论是V

CC

或GND ）。每一组的V

CC

和GND引脚必须

文件编号： 38-03037牧师* C

要在设备直接相连。电源

至少0.2的去耦电容

F

必须连接

V之间

CC

和GND 。对于最有效的去耦，

每个V

CC

引脚应分别去耦至GND

直接在设备。去耦电容应

良好的频率响应，如单片陶瓷型

有。

设计安全性

该CY7C346B包含一个可编程的安全设计

功能，控制接入到编程到数据

该设备。如果此可编程功能被使用时，一个专用的

在该设备中实现的设计不能被复制或

检索。这使得能够设计控制的高水平是

EPROM细胞内的自编程获得的数据是

无形。控制此功能，以及所有其他的位

第15 4

使用ULTRA37000 FOR

所有新设计

程序数据时，可以通过擦除整个简单地复位

装置。

该CY7C346B完全功能测试，保证

通过每个可编程EPROM位的完整的测试

和所有的内部逻辑单元从而保证了100 ％

规划产量。

这些装置的可擦除特性允许测试程序

可以使用与在生产流程的早期阶段擦除。

该器件还包含板载逻辑测试电路，以允许

验证功能和AC规格一次封装

迟来的非窗口封装。

CY7C346B

时序注意事项

除非另有说明，传播延迟不包括

扩展。当使用扩展器，加的最大

扩展延时T

EXP

整体延迟。类似地，有一个

另外吨

PIA

拖延输入从I / O引脚时，

相比于从直的输入引脚的信号。

在计算同步频率，使用吨

SU

如果所有的

输入是在专用输入引脚。当扩展逻辑

在数据路径中使用时，添加适当的最大膨胀

延迟，T

EXP

给T

SU

。确定其中1 / （吨

WH

+ t

WL

), 1/t

CO1

,

或1 /（吨

EXP

+ t

SU

）为最低频率。这些最低

频率为所述最大数据路径频率

同步配置。

在计算外部异步频率，使用

t

AS1

如果所有的投入都在专用输入引脚。

当膨胀器逻辑被用在数据路径中，添加

适当的最大时延扩展，T

EXP

给T

AS1

.

确定其中1 / （吨

AWH

+ t

AWL

), 1/t

ACO1

种，或1 / （吨

EXP

+

t

AS1

）为最低频率。这些最低

频率为所述最大数据路径频率

异步配置。

参数t

OH

表示此系统的兼容性

器件具有积极的推动等同步逻辑时，

输入保持时间，这是由同一控制

同步时钟。如果T

OH

大于最小

随后的同步所需的输入保持时间

逻辑，那么设备，保证正常运行

根据最坏情况下的公共时钟同步

环境及供给电压的条件。

典型的我

CC

与F

最大

400

I

CC

ACTIVE （ mA）的典型值。

300

V

CC

= 5.0V

房间温度。

200

100

0

100赫兹

1千赫

10千赫

100千赫

1兆赫10兆赫

50兆赫

最大频率

输出驱动电流

I

O

输出电流（ mA）典型值

250

I

OL

200

150

100

I

OH

50

V

CC

= 5.0V

房间温度。

0

1

2

3

4

5

V

O

输出电压（V）

文件编号： 38-03037牧师* C

第15个5