43B
CY7C343B
64宏单元MAX EPLD
特点
64 MAX宏在4拉拉
8专用输入， 24个双向I / O引脚
可编程互连阵列
先进的0.65微米CMOS技术，以提高
性能
提供44引脚HLCC ， PLCC
最低功耗MAX器件
该CY7C343B包含64个高度灵活的宏单元和128个
扩展乘积项。这些资源被分成四个
通过编程连接逻辑阵列模块（LAB ）
梅布尔间连接阵列（ PIA ） 。有8个输入引脚，一个
在需要时兼作时钟引脚。该CY7C343B还
有28个I / O引脚，每个连接到宏蜂窝（ 6 LAB的一
和C ，和图8为LAB的B和D） 。剩余的36个宏单元
用于嵌入式逻辑。
该CY7C343B非常适合大范围两个同步的中
和异步应用程序。
功能说明
该CY7C343B是一款高性能，高密度可擦
可编程逻辑器件，采用44引脚PLCC提供
HLCC包。
逻辑框图
9 INPUT
11 INPUT
12个输入
13 INPUT
专用输入
系统时钟
实验室中
2
4
5
6
7
8
MACROCELL 1
MACROCELL 2
MACROCELL 3
MACROCELL 4
宏小区5
宏小区6
宏单元7 - 16
LAB
MACROCELL 56
MACROCELL 55
MACROCELL 54
MACROCELL 53
MACROCELL 52
MACROCELL 51
MACROCELL 50
MACROCELL 49
1
44
42
41
40
39
38
37
输入35
INPUT / CLK 34
输入33
输入31
I / O引脚
I / O引脚
LAB B
15
16
17
18
19
20
22
23
MACROCELL 17
MACROCELL 18
MACROCELL 19
MACROCELL 20
MACROCELL 21
MACROCELL 22
MACROCELL 23
宏小区24
宏小区25 - 32
(3, 14, 25, 36)
(10, 21, 32, 43)
P
I
A
MACROCELLS57 - 64
LAB
MACROCELL 38
MACROCELL 37
MACROCELL 36
MACROCELL 35
MACROCELL 34
MACROCELL 33
I / O引脚
30
29
28
27
26
24
I / O引脚
MACROCELLS39 - 48
V
CC
GND
C343B-1
MAX是Altera公司的注册商标。
赛普拉斯半导体公司
文件编号： 38-03038牧师**
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的1999年12月8日
CY7C343B
引脚配置
HLCC ， PLCC
顶视图
GND
V
CC
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
6
I / O
I / O
输入
GND
输入
输入
输入
V
CC
I / O
I / O
I / O
7
8
9
10
11
12
13
14
15
16
17
5
4
3
2
1
44 43 42 41 40
39
38
37
36
35
34
33
32
I / O
I / O
I / O
V
CC
输入
输入/ CLK
输入
GND
输入
I / O
I / O
7C343
31
30
29
18 19 20 21 22 23 24 25 26 27 28
GND
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
V
CC
I / O
C343B-2
选购指南
7C343B-25
最大访问时间（纳秒）
25
7C343B-30
30
7C343B-35
35
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
储存温度..................................- 65 ° C至+ 135°C的
环境温度与
电源应用..............................................- 65 ° C至+ 135°C的
最高结温
（偏） .............................................. ................... 150℃
电源电压对地电位............. -2.0V至+ 7.0V
[1]
直流输出电流，每个引脚
[1]
...................- 25毫安到25毫安
直流输入电压
[1]
.........................................- 2.0V至+ 7.0V
工作范围
范围
广告
产业
军事
环境
温度
0 ° C至+ 70
°
C
–40
°
C至+ 85
°
C
–55
°
C至+ 125
°
C（案例）
V
CC
5V
±5%
5V
±10%
5V
±10%
注意：
1.最小DC输入为-0.3V 。在交易中，输入可能下冲至-2.0V或过冲至7.0V的输入电流小于百毫安和时间
短于20纳秒。
文件编号： 38-03038牧师**
第12页2
CY7C343B
可编程互连阵列
可编程互连阵列（ PIA ）解决了在互连
通过路由只需要由每个信号NECT局限性
逻辑阵列块。的输入， PIA是每个的输出
设备和每一个的I / O引脚的反馈中宏
销的装置上。
不同于掩蔽或可编程门阵列，这引起
可变延迟依赖于路由，在PIA有固定的延时。
这消除了其中的逻辑信号不需要的时滞，这
可能会导致在内部或外部的逻辑毛刺。固定DE-
躺着，无论可编程互连阵列的配置
化，通过确保内部信号偏斜或简化了设计
避免了比赛。其结果是简化了设计implementa-
化，通常在单次通过，而不多个内部逻辑
需要一个可编程的布局和布线迭代
门阵列来实现设计的时序目标。
典型的我
CC
与F
最大
200
I
CC
ACTIVE （ mA）的典型值。
150
V
CC
= 5.0V
房间温度。
100
50
设计建议
同条件下本文中所描述的装置的操作
上述“绝对最大额定值”，可能
对器件造成永久性损坏。这是一个压力等级
该器件在这些或任何只和功能操作
上述其他条件下的作战指示节
该数据表的系统蒸发散是不是暗示。暴露在绝对
最大额定值条件下长时间可能
影响器件的可靠性。该CY7C343B包含电路
防止高静电电压或电场的器件引脚;
然而，正常应采取预防措施，以避免适用─
荷兰国际集团的任何电压超过最大额定电压更高。
对于正确的操作，输入和输出引脚必须CON组
紧张的范围GND < （V
IN
或V
OUT
） ＆ LT ; V
CC
。未使用
输入必须始终被捆绑到一个适当的逻辑电平（或
V
CC
或GND ） 。每一组的V
CC
和GND引脚必须CON组
已连接在一起，直接在设备上。电源decou-
耦的至少0.2电容器
F之间必须连接
V
CC
和GND 。对于最有效的去耦，各V
CC
针应在单独去耦至GND ，直接
装置。去耦电容应具有良好的频率
响应，诸如单片式陶瓷类型。
0
100赫兹
1千赫
10千赫
100千赫
1兆赫10兆赫
50兆赫
C343B–7
最大频率
输出驱动电流
I
O
输出电流（ mA）典型值
250
I
OL
200
150
100
I
OH
50
V
CC
= 5.0V
房间温度。
0
1
2
3
4
5
C343B–8
时序注意事项
除非另有说明，传播延迟不包括
扩展。当使用扩展，添加的最大EX-
奉迎延时T
EXP
整体延迟。类似地，有一个
另外吨
PIA
的COM时延从一个I / O引脚的输入
相比于从一个直的输入引脚的信号。
在计算同步频率，使用吨
S1
如果所有的投入
是输入引脚上。当膨胀器逻辑用于在数据
路径，添加相应的最大时延扩展，T
EXP
to
t
S1
。确定其中1 / （吨
WH
+ t
WL
), 1/t
CO1
种，或1 / （吨
EXP
+ t
S1
)
为最低频率。这些频率中的最低的
对于同步的配置最高的数据路径的频率
化。
V
O
输出电压（V）
在计算外部异步频率，使用
t
AS1
如果所有的投入都在专用输入引脚。
当膨胀器逻辑用于在数据路径中，添加相应
priate最大时延扩展，T
EXP
给T
AS1
。确定
其中1 /（吨
AWH
+ t
AWL
), 1/t
ACO1
种，或1 / （吨
EXP
+ t
AS1
）是低
美国东部时间频率。这些频率中的最低的是马克西
妈妈数据路径频率为异步配置。
参数t
OH
表示此系统的兼容性
器件具有积极的IN-驾驶等同步逻辑时，
把保持时间，这是由相同的同步控制
时钟。如果T
OH
大于所需的最小输入保持
随后的同步逻辑的时间，则该设备
都保证有一个共同的同步的正常
在最坏情况下的环境和电源电压常识时钟
年龄条件。
文件编号： 38-03038牧师**
第12页4
CY7C343B
扩展器
延迟
t
EXP
注册
产量
延迟
t
OD
t
XZ
t
ZX
输入
输入
延迟
t
IN
逻辑阵列
控制延迟
t
LAC
逻辑阵列
延迟
t
LAD
t
CLR
t
PRE
t
RSU
t
RH
t
RD
输入/
产量
t
梳子
t
LATCH
系统时钟延时T
ICS
PIA
延迟
t
PIA
时钟
延迟
t
IC
反馈
延迟
t
FD
I / O延迟
t
IO
C343B-9
图1. CY7C343B内部时序模型
外部同步开关特性
在整个工作范围
7C343B-25
参数
t
PD1
t
PD2
t
SU
t
CO1
t
H
t
WH
t
WL
f
最大
t
CNT
t
ODH
f
CNT
描述
专用输入到输出组合
延迟
[3]
I / O输入到组合输出延迟
[3]
全局时钟建立时间
同步时钟输入到输出
延迟
[3]
从同步时钟输入保持时间
输入
同步时钟输入高电平时间
同步时钟输入低电平时间
最大注册切换频率
[4]
全球最小时钟周期
输出数据保持时间后，时钟
最大内部全局时钟
频率
[5]
Com'l /工业
Com'l /工业
Com'l /工业
Com'l /工业
Com'l /工业
Com'l /工业
Com'l /工业
Com'l /工业
Com'l /工业
Com'l /工业
Com'l /工业
2
50
0
8
8
62.5
20
2
40
15
14
0
10
10
50
25
2
33.3
分钟。
马克斯。
25
40
20
16
0
12.5
12.5
40
30
7C343B-30
分钟。
马克斯。
30
45
25
20
7C343B-35
分钟。
马克斯。
35
55
单位
ns
ns
ns
ns
ns
ns
ns
MH
z
ns
ns
MH
z
注意事项：
3. C1 = 35 pF的。
4.在F
最大
值表示为管线数据的最高频率。
5.该参数的测量采用16位计数器编程到每个LAB 。
文件编号： 38-03038牧师**
第12页5
使用ULTRA37000
TM
为
所有新设计
CY7C343B
64宏单元MAX EPLD
特点
64 MAX宏在4拉拉
8个专用输入， 24个双向I / O引脚
可编程互连阵列
先进的0.65微米CMOS技术，以提高
性能
提供44引脚HLCC ， PLCC
最低功耗MAX器件
功能说明
该CY7C343B是一款高性能，高密度可擦
可编程逻辑器件，采用44引脚PLCC提供
HLCC包。
该CY7C343B包含64个高度灵活的宏单元和128个
扩展乘积项。这些资源被分成四个
通过编程连接逻辑阵列模块（LAB ）
梅布尔间连接阵列（ PIA ） 。有8个输入引脚，一个
在需要时兼作时钟引脚。该CY7C343B还
有28个I / O引脚，每个连接到宏蜂窝（ 6 LAB的一
和C ，和图8为LAB的B和D） 。剩余的36个宏单元
用于嵌入式逻辑。
该CY7C343B是极好的广泛两者
同步和异步应用程序。
逻辑框图
9 INPUT
11 INPUT
12个输入
13 INPUT
专用输入
系统时钟
实验室中
2
4
5
6
7
8
MACROCELL 1
MACROCELL 2
MACROCELL 3
MACROCELL 4
宏小区5
宏小区6
宏单元7 - 16
LAB
MACROCELL 56
MACROCELL 55
MACROCELL 54
MACROCELL 53
MACROCELL 52
MACROCELL 51
MACROCELL 50
MACROCELL 49
1
44
42
41
40
39
38
37
输入35
INPUT / CLK 34
输入33
输入31
I / O引脚
I / O引脚
LAB B
15
16
17
18
19
20
22
23
MACROCELL 17
MACROCELL 18
MACROCELL 19
MACROCELL 20
MACROCELL 21
MACROCELL 22
MACROCELL 23
宏小区24
宏小区25 - 32
(3, 14, 25, 36)
(10, 21, 32, 43)
P
I
A
MACROCELLS57 - 64
LAB
MACROCELL 38
MACROCELL 37
MACROCELL 36
MACROCELL 35
MACROCELL 34
MACROCELL 33
I / O引脚
30
29
28
27
26
24
I / O引脚
MACROCELLS39 - 48
V
CC
GND
赛普拉斯半导体公司
文件编号： 38-03038牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年4月9日
使用ULTRA37000
TM
为
所有新设计
引脚配置
HLCC ， PLCC
顶视图
GND
V
CC
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
CY7C343B
6
I / O
I / O
输入
GND
输入
输入
输入
V
CC
I / O
I / O
I / O
7
8
9
10
11
12
13
14
15
16
17
5
4
3
2
1
44 43 42 41 40
39
38
37
36
35
34
33
32
I / O
I / O
I / O
V
CC
输入
输入/ CLK
输入
GND
输入
I / O
I / O
7C343
31
30
29
18 19 20 21 22 23 24 25 26 27 28
GND
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
V
CC
I / O
选购指南
7C343B-25
最大访问时间（纳秒）
25
7C343B-30
30
7C343B-35
35
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
储存温度..................................- 65 ° C至+ 135°C的
环境温度与
电源应用..............................................- 65 ° C至+ 135°C的
最高结温
（偏） .............................................. ................... 150℃
电源电压对地电位
[1]
............. –2.0V
直流输出电流，每个引脚
[1]
...................- 25毫安到25毫安
直流输入电压
[1]
.........................................- 2.0V至+ 7.0V
工作范围
[2]
范围
广告
产业
军事
环境
温度
0 ° C至+ 70
°
C
–40
°
C至+ 85
°
C
–55
°
C至+ 125
°
C（案例）
V
CC
5V
±5%
5V
±10%
5V
±10%
to+7.0V
注意：
1.最小DC输入为-0.3V 。在交易中，输入可能下冲至-2.0V或过冲至7.0V的输入电流小于百毫安和短周期
超过20纳秒。
2.在任何输入或I / O引脚上的电压不能超过电期间的电源引脚。
文件编号： 38-03038牧师* B
第11 2
使用ULTRA37000
TM
为
所有新设计
可编程互连阵列
可编程互连阵列（ PIA ）来解决跨
通过路由只需要由每个信号连接限制
逻辑阵列块。的输入， PIA是每个的输出
设备和每一个的I / O引脚的反馈中宏
销的装置上。
不同于掩蔽或可编程门阵列，这引起
可变延迟依赖于路由，在PIA有固定的延时。
这消除了其中的逻辑信号不需要的时滞，这
可能会导致在内部或外部的逻辑毛刺。固定
延时，不管可编程互连阵列config-
uration ，通过确保内部信号简化了设计
歪斜或种族是可以避免的。其结果是简化了设计imple-
心理状态，常以单次通过，而不多个内部
需要一台可编程逻辑布局和布线迭代
梅布尔门阵列来实现设计的时序目标。
CY7C343B
典型的我
CC
与F
最大
200
I
CC
ACTIVE （ mA）的典型值。
150
V
CC
= 5.0V
房间温度。
100
50
设计建议
同条件下本文中所描述的装置的操作
上述“绝对最大额定值”，可能
对器件造成永久性损坏。这是一个压力等级
该器件在这些或任何只和功能操作
上述其他条件下的作战指示
本数据手册的部分将得不到保证。暴露在绝对
最大额定值条件下长时间可能
影响器件的可靠性。该CY7C343B包含电路
防止高静电电压或电场的器件引脚;
然而，正常的应采取预防措施，以避免
施加任何电压高于最大额定电压。
对于正确的操作，输入和输出引脚必须
约束的范围内GND < （Ⅴ
IN
或V
OUT
） ＆ LT ; V
CC
。未使用
输入必须始终被捆绑到一个适当的逻辑电平（或
V
CC
或GND ） 。每一组的V
CC
和GND引脚必须
在该装置连接在一起，直接。电源
至少0.2的去耦电容
F必须连接
V之间
CC
和GND 。对于最有效的去耦，
每个V
CC
引脚应分别去耦至GND ，直接
在该设备。去耦电容应具有良好的
频率响应，如叠层陶瓷类型。
0
100赫兹
1千赫
10千赫
100千赫
1兆赫10兆赫
50兆赫
最大频率
输出驱动电流
I
O
输出电流（ mA）典型值
250
I
OL
200
150
100
I
OH
50
V
CC
= 5.0V
房间温度。
0
1
2
3
4
5
时序注意事项
除非另有说明，传播延迟不包括
扩展。当使用扩展器，加的最大
扩展延时T
EXP
整体延迟。类似地，有一个
另外吨
PIA
拖延输入从I / O引脚时，
相比于从一个直的输入引脚的信号。
在计算同步频率，使用吨
S1
如果所有的投入
是输入引脚上。当膨胀器逻辑用于在数据
路径，添加相应的最大时延扩展，T
EXP
to
t
S1
。确定其中1 / （吨
WH
+ t
WL
), 1/t
CO1
种，或1 / （吨
EXP
+ t
S1
)
为最低频率。这些频率中的最低的
对于同步组态最大数据路径频率
口粮。
V
O
输出电压（V）
在计算外部异步频率，使用
t
AS1
如果所有的投入都在专用输入引脚。
当膨胀器逻辑用于在数据路径中，添加相应
priate最大时延扩展，T
EXP
给T
AS1
。确定
其中1 /（吨
AWH
+ t
AWL
), 1/t
ACO1
种，或1 / （吨
EXP
+ t
AS1
）是
最低频率。这些频率中的最低的
对于异步组态最大数据路径频率
口粮。
参数t
OH
表示此系统的兼容性
器件具有积极的推动等同步逻辑时，
输入保持时间，这是由相同的同步控制
时钟。如果T
OH
大于所需的最小输入保持
随后的同步逻辑的时间，则该设备
都保证有一个共同正常工作
同步时钟在最坏情况下的环境和
电源电压的条件。
文件编号： 38-03038牧师* B
第11 4
使用ULTRA37000
TM
为
所有新设计
扩展器
延迟
t
EXP
CY7C343B
注册
产量
延迟
t
OD
t
XZ
t
ZX
输入
输入
延迟
t
IN
逻辑阵列
控制延迟
t
LAC
逻辑阵列
延迟
t
LAD
t
CLR
t
PRE
t
RSU
t
RH
t
RD
输入/
产量
t
梳子
t
LATCH
系统时钟延时T
ICS
PIA
延迟
t
PIA
时钟
延迟
t
IC
反馈
延迟
t
FD
I / O延迟
t
IO
图1. CY7C343B内部时序模型
外部同步开关特性
在整个工作范围
7C343B-25
参数
t
PD1
t
PD2
t
SU
t
CO1
t
H
t
WH
t
WL
f
最大
t
CNT
t
ODH
f
CNT
描述
专用输入到输出组合
延迟
[4]
I / O输入到组合输出延迟
[4]
全局时钟建立时间
同步时钟输入到输出
延迟
[3]
从同步时钟输入保持时间
输入
同步时钟输入高电平时间
同步时钟输入低电平时间
最大注册切换频率
全球最小时钟周期
输出数据保持时间后，时钟
最大内部全局时钟
频率
[6]
[5]
7C343B-30
分钟。
马克斯。
30
45
20
7C343B-35
分钟。
马克斯。
35
55
25
20
0
12.5
12.5
40
单位
ns
ns
ns
ns
ns
ns
ns
兆赫
30
2
33.3
ns
ns
兆赫
分钟。
Com'l /工业
Com'l /工业
Com'l /工业
Com'l /工业
Com'l /工业
Com'l /工业
Com'l /工业
Com'l /工业
Com'l /工业
Com'l /工业
Com'l /工业
2
50
0
8
8
62.5
15
马克斯。
25
40
14
16
0
10
10
50
20
2
40
25
注意事项：
4. C1 = 35 pF的。
5.在F
最大
值表示为管线数据的最高频率。
6.该参数的测量采用16位计数器编程到每个LAB 。
文件编号： 38-03038牧师* B
第11个5
QQ：2881677436 复制
