【使用ULTRA37000 FOR所有新设计CY7C341B192个宏单元的MAXEPLD特点 19】,IC型号CY7C341B-35RC/RI,CY7C341B-35RC/RI PDF资料,CY7C341B-35RC/RI经销商,ic,电子元器件-51电子网

使用ULTRA37000 FOR

所有新设计

CY7C341B

192个宏单元的MAX

EPLD

特点

192宏单元在12逻辑阵列模块（LAB ）

八专用输入， 64个双向I / O引脚

先进的0.65微米CMOS技术，以提高

性能

可编程互连阵列

384扩展器产品条款

提供84引脚HLCC ， PLCC ，和PGA封装

每个LAB内的宏单元。每个LAB的互连

一个可编程互连阵列，允许所有的信号是

路由在整个芯片上。

该CY7C341B的速度和密度允许它被用于

在广泛的应用中，从置换的大

量的7400系列的TTL逻辑，到复杂的控制器和

多功能芯片。凭借超过37倍的功能

的20针的PLD ，所述CY7C341B允许更换过

75 TTL器件。通过用大量的逻辑，所述

CY7C341B减少电路板空间，元件数量，并增加

系统的可靠性。

每个LAB包含16个宏单元。实验室中A，F ，G和L， 8

宏单元都连接到I / O引脚和八个被埋没，

而对于LAB的B，C， D，E， H， I，J和K ， 4个宏单元是

连接到I / O管脚和12被掩埋。此外，除了

到I / O和埋宏单元中，有32个单品

长期逻辑扩展在每个LAB 。它们的使用大大提高了

在宏小区而不增加数目的能力

的每个宏单元的乘积项。

功能说明

该CY7C341B是可擦除可编程逻辑器件

（ EPLD ），其中的CMOS EPROM单元，用于配置

在装置内的逻辑功能。最大

架构

100％的用户可配置的，从而使设备能够accom-

modate各种独立的逻辑功能。

的192个宏单元中的CY7C341B分为12逻辑

阵列模块（LAB ），每个LAB 16 。有384扩展器

乘积项，每个LAB 32 ，以直接或通过共用

选购指南

7C341B-25

最大访问时间

25

7C341B-35

35

单位

ns

赛普拉斯半导体公司

文件编号： 38-03016牧师* C

3901北一街

圣荷西

,

CA 95134

408-943-2600

修订后的2004年4月22日

使用ULTRA37000 FOR

所有新设计

1 (A6)

输入/ CLK

输入

(C6) 84

(C7) 83

(L7) 44

(J7) 43

CY7C341B

逻辑框图

2 (A5)

41 (K6)

42 (J6)

SYSTEMCLOCK

4

(C5)

5

(A4)

6

(B4)

7

(A3)

8

(A2)

9

(B3)

10 (A1)

11 (B2)

实验室中

MACROCELL 1

MACROCELL 2

MACROCELL 3

MACROCELL 4

宏小区5

宏小区6

MACROCELL 7

MACROCELL 8

MACROCELL 9-16

LAB B

12

13

14

15

(C2)

(B1)

(C1)

(D2)

MACROCELL 17

MACROCELL 18

MACROCELL 19

MACROCELL 20

MACROCELL 21-32

LAB摹

MACROCELL 97

MACROCELL 98

MACROCELL 99

MACROCELL 100

MACROCELL 101

MACROCELL 102

MACROCELL 103

MACROCELL 104

MACROCELL 105-112

LAB

MACROCELL 113

MACROCELL 114

MACROCELL 115

MACROCELL 116

MACROCELL 117-128

54

55

56

57

(J10)

(K11)

(J11)

(H10)

46

47

48

49

50

51

52

53

(L6)

(L8)

(K8)

(L9)

(L10)

(K9)

(L11)

(K10)

16 (D1)

17 (E3)

20 (F2)

21 (F3)

LAB

MACROCELL 33

MACROCELL 34

MACROCELL 35

MACROCELL 36

P

I

A

LAB我

MACROCELL 129

MACROCELL 130

MACROCELL 131

MACROCELL 132

58

59

62

63

(H11)

(F10)

(G9)

(F9)

MACROCELL 37-48

MACROCELL 133-144

22 (G3)

23 (G1)

25 (F1)

26 (H1)

LAB

MACROCELL 49

MACROCELL 50

MACROCELL 51

MACROCELL 52

LAB

MACROCELL 145

MACROCELL 146

MACROCELL 147

MACROCELL 148

64

65

67

68

(F11)

(E11)

(E9)

(D11)

MACROCELL 53-64

MACROCELL 149-160

27 (H2)

28 (J1)

29 (K1)

30 (J2)

LAB ê

MACROCELL 65

MACROCELL 66

MACROCELL 67

MACROCELL 68

LAB

MACROCELL 161

MACROCELL 162

MACROCELL 163

MACROCELL 164

69

70

71

72

(D10)

(C11)

(B11)

(C10)

MACROCELL 69-80

MACROCELL 165-176

31

32

33

34

35

36

37

38

(L1)

(K2)

(K3)

(L2)

(L3)

(K4)

(L4)

(J5)

LAB F

MACROCELL 81

MACROCELL 82

MACROCELL 83

MACROCELL 84

MACROCELL 85

MACROCELL 86

MACROCELL 87

MACROCELL 88

MACROCELL 89-96

LAB L

MACROCELL 177

MACROCELL 178

MACROCELL 179

MACROCELL 180

MACROCELL 181

MACROCELL 182

MACROCELL 183

MACROCELL 184

MACROCELL 185-192

V

CC

GND

73

74

75

76

77

78

79

80

(A11)

(B10)

(B9)

(A10)

(A9)

(B8)

(A8)

(B6)

3 ， 24 ， 45 ， 66 （ B5 ， G2 ， K7 ， E10 ）

18 ， 19 ， 39 ， 40 ， 60 ， 61 ， 81 ， 82 （ E1 ， E2 ， K5 ， L5 ， G10 ， G11 ， A7 ， B7 ）

（） - 属于84 -PIN PGA封装

文件编号： 38-03016牧师* C

第12页2

使用ULTRA37000 FOR

所有新设计

销刀豆网络gurations

PLCC / HLCC

顶视图

输入/ CLK

输入

L

GND

I / O

CY7C341B

PGA

底部视图

GND

I / O

输入

I / O

VCC

I / O

K

11 10 9 8 7 6 5 4 3 2 1 84 83 82 81 80 79 78 77 76 75

I / O

GND

I / O

V

CC

I / O

74

12

73

13

72

14

71

15

70

16

69

17

68

18

67

19

66

20

65

21

64

7C341B

22

63

23

62

24

61

25

60

26

59

27

58

28

57

29

56

30

55

31

54

32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53

输入

VCC

I / O

GND

I / O

V

CC

I / O

GND

I / O

J

I / O

GND

输入

V

CC

I / O

INPUT输入

I / O

H

I / O

G

I / O

V

CC

I / O

7C341B

I / O

GND

F

I / O

E

GND

I / O

V

CC

I / O

D

I / O

C

I / O

INPUT输入

I / O

B

I / O

V

CC

I / O

GND

I / O

A

I / O

2

I / O

3

I / O

4

输入/

输入CLK

GND

5

6

7

I / O

8

I / O

9

I / O

10

I / O

1

11

扩展器

延迟

t

EXP

逻辑阵列

控制延迟

t

LAC

逻辑阵列

延迟

t

LAD

注册

t

CLR

t

PRE

t

RSU

t

RH

t

梳子

t

LATCH

t

RD

产量

延迟

t

OD

t

XZ

t

ZX

输入/

产量

输入

延迟

t

IN

系统时钟延时T

ICS

PIA

延迟

t

PIA

时钟

延迟

t

IC

逻辑阵列

延迟

t

FD

I / O延迟

t

IO

图1. CY7C341B内部时序模型

文件编号： 38-03016牧师* C

第12页3

使用ULTRA37000 FOR

所有新设计

逻辑阵列模块

有在CY7C341B 12逻辑阵列块。每个LAB

由包含16个宏单元中，一个宏小区阵列

扩展乘积项阵列包含32个扩展器，以及

I / O模块。该实验室由可编程互连喂

阵列和专用输入总线。所有的宏单元反馈去

到宏蜂窝阵列，膨胀阵列和编程

梅布尔互联阵列。扩展养活自己和

宏单元。所有的I / O反馈到可编程

互连阵列，以便它们可以由宏来访问

细胞在其他实验室，以及在实验室中宏在

它们坐落。

从外部看， CY7C341B提供八个专用输入，

其中之一可被用作系统时钟。有64个I / O

管脚可被单独地配置为输入，输出或

双向数据流。

400

CY7C341B

需要一台可编程逻辑布局和布线迭代

梅布尔门阵列来实现设计的时序目标。

设计建议

对于正确的操作，输入和输出引脚必须

约束的范围内GND < （ VIN或VOUT） < VCC 。

未使用的输入必须始终连接到一个适当的逻辑

电平（ VCC或GND）。每套VCC和GND引脚

必须在该设备被连接在一起，直接。动力

至少0.2电源去耦电容μF的必须

接VCC和GND之间。对于最有效的

去耦，每个VCC引脚应分别去耦至

GND时，直接在设备。去耦电容应

具有良好的频率响应，如叠层陶瓷

类型。

设计安全性

该CY7C341B包含一个可编程的安全设计

功能，控制接入到编程到数据

该设备。如果此可编程功能被使用时，一个专用的

在该设备中实现的设计不能被复制或

检索。这使得能够设计控制的高水平是

EPROM细胞内的自编程获得的数据是

无形。控制此功能，以及所有其他的位

程序数据时，可以通过擦除设备简单复位。

该CY7C341B完全功能测试，保证

通过每个可编程EPROM位的完整的测试

和所有的内部逻辑单元从而保证了100 ％

规划产量。

这些装置的可擦除特性允许测试程序

可以使用与在生产流程的早期阶段擦除。

该器件还包含板载逻辑测试电路，以允许

验证功能和AC规格一次封装

迟来的非窗口封装。

I

O

输出电流（ mA）典型值

I

CC

ACTIVE （ mA）的典型值。

300

V

CC

= 5.0V

房间温度。

200

100

0

100赫兹

1千赫

10千赫

100千赫

1兆赫10兆赫

50兆赫

最大频率

典型的我

CC

与F

最大

可编程互连阵列

可编程互连阵列（ PIA ）来解决跨

通过路由只需要由每个信号连接限制

逻辑阵列块。的输入， PIA是每个的输出

设备和每一个的I / O引脚的反馈中宏

销的装置上。

不同于掩蔽或可编程门阵列，这引起

可变延迟依赖于路由，在PIA有固定的延时。

这消除了其中的逻辑信号不需要的时滞，这

可能会导致在内部或外部的逻辑毛刺。固定

延时，不管可编程互连阵列config-

uration ，通过确保内部信号简化了设计

歪斜或种族是可以避免的。其结果是简化设计imple-

心理状态，常以单次通过，而不多个内部

250

I

OL

200

150

100

I

OH

50

V

CC

= 5.0V

房间温度。

0

1

2

3

4

5

V

O

OutputVoltage （ V）

输出驱动电流

文件编号： 38-03016牧师* C

第12页4

使用ULTRA37000 FOR

所有新设计

最大额定值

（以上其中有用寿命可能受到损害。对于用户指南 -

线，没有测试。）

储存温度..................................- 65 ° C至+ 135°C的

环境温度与

电源应用............................................. -65℃ C至+ 135°C的

最高结温

（偏） .............................................. ................... 150

°

C

CY7C341B

电源电压对地电位

[1]

.............. 2.0V

至+ 7.0V

直流输出电流，每个引脚

[1]

..................... 25

mA至25毫安

直流输入电压

[1]

................................................2.0V

至+ 7.0V

工作范围

[3]

范围

产业

环境温度

0 ° C至+ 70°C

-40 ° C至+ 85°C

V

CC

5V

±

5%

5V

±

10%

电气特性

在整个工作范围

参数

V

CC

V

OH

V

OL

V

IH

V

IL

I

IX

I

OZ

t

R

（推荐）

t

F

（推荐）

描述

输出高电压

输出低电压

输入高电平

输入低电平

输入电流

输出漏电流

输入上升时间

输入下降时间

GND

≤

V

IN

≤

V

CC

V

O

= V

CC

或GND

测试条件

最大V

CC

上升时间为10毫秒

V

CC

=最小值，我

OH

= -4.0毫安

[2]

V

CC

=最小值，我

OL

= 8毫安

[2]

2.0

0.3

10

40

分钟。

4.75(4.5)

2.4

0.45

V

CC

+ 0.3

0.8

+10

+40

100

马克斯。

5.25(5.5)

单位

V

A

ns

电容

参数

C

IN

C

OUT

描述

输入电容

输出电容

测试条件

V

IN

= 0V ， F = 1.0 MHz的

V

OUT

= 0V ， F = 1.0 MHz的

马克斯。

10

20

单位

pF

交流测试负载和波形

5V

产量

50 pF的

INCLUDING

夹具

范围

(a)

相当于：

R2

250

R1 464

5V

产量

5 pF的

R2

250

R1 464

3.0V

GND

＆ LT ; 6纳秒

t

R

t

F

所有的输入脉冲

90%

10%

90%

10%

＆ LT ; 6纳秒

(b)

戴维南等效（商用/军用）

163

产量

1.75V

注意事项：

1.最小DC输入为-0.3V 。在交易中，输入可下冲至-2.0V或过冲至7.0V的输入电流小于百毫安和周期更短

超过20纳秒。

2.我

OH

参数指的是高层次的TTL输出电流;在我

OL

参数指的是低电平TTL输出电流。

3.对任何输入或I / O引脚上的电压不能超过电期间的电源引脚。

文件编号： 38-03016牧师* C

第12页5

使用ULTRA37000 FOR

所有新设计

CY7C341B

192个宏单元的MAX

EPLD

特点

192宏单元在12逻辑阵列模块（LAB ）

八专用输入， 64个双向I / O引脚

先进的0.65微米CMOS技术，以提高

性能

可编程互连阵列

384扩展器产品条款

提供84引脚HLCC ， PLCC ，和PGA封装

每个LAB内的宏单元。每个LAB的互连

一个可编程互连阵列，允许所有的信号是

路由在整个芯片上。

该CY7C341B的速度和密度允许它被用于

在广泛的应用中，从置换的大

量的7400系列的TTL逻辑，到复杂的控制器和

多功能芯片。凭借超过37倍的功能

的20针的PLD ，所述CY7C341B允许更换过

75 TTL器件。通过用大量的逻辑，所述

CY7C341B减少电路板空间，元件数量，并增加

系统的可靠性。

每个LAB包含16个宏单元。实验室中A，F ，G和L， 8

宏单元都连接到I / O引脚和八个被埋没，

而对于LAB的B，C， D，E， H， I，J和K ， 4个宏单元是

连接到I / O管脚和12被掩埋。此外，除了

到I / O和埋宏单元中，有32个单品

长期逻辑扩展在每个LAB 。它们的使用大大提高了

在宏小区而不增加数目的能力

的每个宏单元的乘积项。

功能说明

该CY7C341B是可擦除可编程逻辑器件

（ EPLD ），其中的CMOS EPROM单元，用于配置

在装置内的逻辑功能。最大

架构

100％的用户可配置的，从而使设备能够accom-

modate各种独立的逻辑功能。

的192个宏单元中的CY7C341B分为12逻辑

阵列模块（LAB ），每个LAB 16 。有384扩展器

乘积项，每个LAB 32 ，以直接或通过共用

选购指南

7C341B-25

最大访问时间

25

7C341B-35

35

单位

ns

赛普拉斯半导体公司

文件编号： 38-03016牧师* C

3901北一街

圣荷西

,

CA 95134

408-943-2600

修订后的2004年4月22日

使用ULTRA37000 FOR

所有新设计

1 (A6)

输入/ CLK

输入

(C6) 84

(C7) 83

(L7) 44

(J7) 43

CY7C341B

逻辑框图

2 (A5)

41 (K6)

42 (J6)

SYSTEMCLOCK

4

(C5)

5

(A4)

6

(B4)

7

(A3)

8

(A2)

9

(B3)

10 (A1)

11 (B2)

实验室中

MACROCELL 1

MACROCELL 2

MACROCELL 3

MACROCELL 4

宏小区5

宏小区6

MACROCELL 7

MACROCELL 8

MACROCELL 9-16

LAB B

12

13

14

15

(C2)

(B1)

(C1)

(D2)

MACROCELL 17

MACROCELL 18

MACROCELL 19

MACROCELL 20

MACROCELL 21-32

LAB摹

MACROCELL 97

MACROCELL 98

MACROCELL 99

MACROCELL 100

MACROCELL 101

MACROCELL 102

MACROCELL 103

MACROCELL 104

MACROCELL 105-112

LAB

MACROCELL 113

MACROCELL 114

MACROCELL 115

MACROCELL 116

MACROCELL 117-128

54

55

56

57

(J10)

(K11)

(J11)

(H10)

46

47

48

49

50

51

52

53

(L6)

(L8)

(K8)

(L9)

(L10)

(K9)

(L11)

(K10)

16 (D1)

17 (E3)

20 (F2)

21 (F3)

LAB

MACROCELL 33

MACROCELL 34

MACROCELL 35

MACROCELL 36

P

I

A

LAB我

MACROCELL 129

MACROCELL 130

MACROCELL 131

MACROCELL 132

58

59

62

63

(H11)

(F10)

(G9)

(F9)

MACROCELL 37-48

MACROCELL 133-144

22 (G3)

23 (G1)

25 (F1)

26 (H1)

LAB

MACROCELL 49

MACROCELL 50

MACROCELL 51

MACROCELL 52

LAB

MACROCELL 145

MACROCELL 146

MACROCELL 147

MACROCELL 148

64

65

67

68

(F11)

(E11)

(E9)

(D11)

MACROCELL 53-64

MACROCELL 149-160

27 (H2)

28 (J1)

29 (K1)

30 (J2)

LAB ê

MACROCELL 65

MACROCELL 66

MACROCELL 67

MACROCELL 68

LAB

MACROCELL 161

MACROCELL 162

MACROCELL 163

MACROCELL 164

69

70

71

72

(D10)

(C11)

(B11)

(C10)

MACROCELL 69-80

MACROCELL 165-176

31

32

33

34

35

36

37

38

(L1)

(K2)

(K3)

(L2)

(L3)

(K4)

(L4)

(J5)

LAB F

MACROCELL 81

MACROCELL 82

MACROCELL 83

MACROCELL 84

MACROCELL 85

MACROCELL 86

MACROCELL 87

MACROCELL 88

MACROCELL 89-96

LAB L

MACROCELL 177

MACROCELL 178

MACROCELL 179

MACROCELL 180

MACROCELL 181

MACROCELL 182

MACROCELL 183

MACROCELL 184

MACROCELL 185-192

V

CC

GND

73

74

75

76

77

78

79

80

(A11)

(B10)

(B9)

(A10)

(A9)

(B8)

(A8)

(B6)

3 ， 24 ， 45 ， 66 （ B5 ， G2 ， K7 ， E10 ）

18 ， 19 ， 39 ， 40 ， 60 ， 61 ， 81 ， 82 （ E1 ， E2 ， K5 ， L5 ， G10 ， G11 ， A7 ， B7 ）

（） - 属于84 -PIN PGA封装

文件编号： 38-03016牧师* C

第12页2

使用ULTRA37000 FOR

所有新设计

销刀豆网络gurations

PLCC / HLCC

顶视图

输入/ CLK

输入

L

GND

I / O

CY7C341B

PGA

底部视图

GND

I / O

输入

I / O

VCC

I / O

K

11 10 9 8 7 6 5 4 3 2 1 84 83 82 81 80 79 78 77 76 75

I / O

GND

I / O

V

CC

I / O

74

12

73

13

72

14

71

15

70

16

69

17

68

18

67

19

66

20

65

21

64

7C341B

22

63

23

62

24

61

25

60

26

59

27

58

28

57

29

56

30

55

31

54

32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53

输入

VCC

I / O

GND

I / O

V

CC

I / O

GND

I / O

J

I / O

GND

输入

V

CC

I / O

INPUT输入

I / O

H

I / O

G

I / O

V

CC

I / O

7C341B

I / O

GND

F

I / O

E

GND

I / O

V

CC

I / O

D

I / O

C

I / O

INPUT输入

I / O

B

I / O

V

CC

I / O

GND

I / O

A

I / O

2

I / O

3

I / O

4

输入/

输入CLK

GND

5

6

7

I / O

8

I / O

9

I / O

10

I / O

1

11

扩展器

延迟

t

EXP

逻辑阵列

控制延迟

t

LAC

逻辑阵列

延迟

t

LAD

注册

t

CLR

t

PRE

t

RSU

t

RH

t

梳子

t

LATCH

t

RD

产量

延迟

t

OD

t

XZ

t

ZX

输入/

产量

输入

延迟

t

IN

系统时钟延时T

ICS

PIA

延迟

t

PIA

时钟

延迟

t

IC

逻辑阵列

延迟

t

FD

I / O延迟

t

IO

图1. CY7C341B内部时序模型

文件编号： 38-03016牧师* C

第12页3

使用ULTRA37000 FOR

所有新设计

逻辑阵列模块

有在CY7C341B 12逻辑阵列块。每个LAB

由包含16个宏单元中，一个宏小区阵列

扩展乘积项阵列包含32个扩展器，以及

I / O模块。该实验室由可编程互连喂

阵列和专用输入总线。所有的宏单元反馈去

到宏蜂窝阵列，膨胀阵列和编程

梅布尔互联阵列。扩展养活自己和

宏单元。所有的I / O反馈到可编程

互连阵列，以便它们可以由宏来访问

细胞在其他实验室，以及在实验室中宏在

它们坐落。

从外部看， CY7C341B提供八个专用输入，

其中之一可被用作系统时钟。有64个I / O

管脚可被单独地配置为输入，输出或

双向数据流。

400

CY7C341B

需要一台可编程逻辑布局和布线迭代

梅布尔门阵列来实现设计的时序目标。

设计建议

对于正确的操作，输入和输出引脚必须

约束的范围内GND < （ VIN或VOUT） < VCC 。

未使用的输入必须始终连接到一个适当的逻辑

电平（ VCC或GND）。每套VCC和GND引脚

必须在该设备被连接在一起，直接。动力

至少0.2电源去耦电容μF的必须

接VCC和GND之间。对于最有效的

去耦，每个VCC引脚应分别去耦至

GND时，直接在设备。去耦电容应

具有良好的频率响应，如叠层陶瓷

类型。

设计安全性

该CY7C341B包含一个可编程的安全设计

功能，控制接入到编程到数据

该设备。如果此可编程功能被使用时，一个专用的

在该设备中实现的设计不能被复制或

检索。这使得能够设计控制的高水平是

EPROM细胞内的自编程获得的数据是

无形。控制此功能，以及所有其他的位

程序数据时，可以通过擦除设备简单复位。

该CY7C341B完全功能测试，保证

通过每个可编程EPROM位的完整的测试

和所有的内部逻辑单元从而保证了100 ％

规划产量。

这些装置的可擦除特性允许测试程序

可以使用与在生产流程的早期阶段擦除。

该器件还包含板载逻辑测试电路，以允许

验证功能和AC规格一次封装

迟来的非窗口封装。

I

O

输出电流（ mA）典型值

I

CC

ACTIVE （ mA）的典型值。

300

V

CC

= 5.0V

房间温度。

200

100

0

100赫兹

1千赫

10千赫

100千赫

1兆赫10兆赫

50兆赫

最大频率

典型的我

CC

与F

最大

可编程互连阵列

可编程互连阵列（ PIA ）来解决跨

通过路由只需要由每个信号连接限制

逻辑阵列块。的输入， PIA是每个的输出

设备和每一个的I / O引脚的反馈中宏

销的装置上。

不同于掩蔽或可编程门阵列，这引起

可变延迟依赖于路由，在PIA有固定的延时。

这消除了其中的逻辑信号不需要的时滞，这

可能会导致在内部或外部的逻辑毛刺。固定

延时，不管可编程互连阵列config-

uration ，通过确保内部信号简化了设计

歪斜或种族是可以避免的。其结果是简化设计imple-

心理状态，常以单次通过，而不多个内部

250

I

OL

200

150

100

I

OH

50

V

CC

= 5.0V

房间温度。

0

1

2

3

4

5

V

O

OutputVoltage （ V）

输出驱动电流

文件编号： 38-03016牧师* C

第12页4

使用ULTRA37000 FOR

所有新设计

最大额定值

（以上其中有用寿命可能受到损害。对于用户指南 -

线，没有测试。）

储存温度..................................- 65 ° C至+ 135°C的

环境温度与

电源应用............................................. -65℃ C至+ 135°C的

最高结温

（偏） .............................................. ................... 150

°

C

CY7C341B

电源电压对地电位

[1]

.............. 2.0V

至+ 7.0V

直流输出电流，每个引脚

[1]

..................... 25

mA至25毫安

直流输入电压

[1]

................................................2.0V

至+ 7.0V

工作范围

[3]

范围

产业

环境温度

0 ° C至+ 70°C

-40 ° C至+ 85°C

V

CC

5V

±

5%

5V

±

10%

电气特性

在整个工作范围

参数

V

CC

V

OH

V

OL

V

IH

V

IL

I

IX

I

OZ

t

R

（推荐）

t

F

（推荐）

描述

输出高电压

输出低电压

输入高电平

输入低电平

输入电流

输出漏电流

输入上升时间

输入下降时间

GND

≤

V

IN

≤

V

CC

V

O

= V

CC

或GND

测试条件

最大V

CC

上升时间为10毫秒

V

CC

=最小值，我

OH

= -4.0毫安

[2]

V

CC

=最小值，我

OL

= 8毫安

[2]

2.0

0.3

10

40

分钟。

4.75(4.5)

2.4

0.45

V

CC

+ 0.3

0.8

+10

+40

100

马克斯。

5.25(5.5)

单位

V

A

ns

电容

参数

C

IN

C

OUT

描述

输入电容

输出电容

测试条件

V

IN

= 0V ， F = 1.0 MHz的

V

OUT

= 0V ， F = 1.0 MHz的

马克斯。

10

20

单位

pF

交流测试负载和波形

5V

产量

50 pF的

INCLUDING

夹具

范围

(a)

相当于：

R2

250

R1 464

5V

产量

5 pF的

R2

250

R1 464

3.0V

GND

＆ LT ; 6纳秒

t

R

t

F

所有的输入脉冲

90%

10%

90%

10%

＆ LT ; 6纳秒

(b)

戴维南等效（商用/军用）

163

产量

1.75V

注意事项：

1.最小DC输入为-0.3V 。在交易中，输入可下冲至-2.0V或过冲至7.0V的输入电流小于百毫安和周期更短

超过20纳秒。

2.我

OH

参数指的是高层次的TTL输出电流;在我

OL

参数指的是低电平TTL输出电流。

3.对任何输入或I / O引脚上的电压不能超过电期间的电源引脚。

文件编号： 38-03016牧师* C

第12页5