341B
CY7C341B
192个宏单元的MAX
EPLD
特点
192宏单元在12逻辑阵列模块（LAB ）
八专用输入， 64个双向I / O引脚
先进的0.65微米CMOS技术，以提高
性能
可编程互连阵列
384扩展器产品条款
提供84引脚HLCC ， PLCC ，和PGA封装
可被单独地配置为输入，输出或双向数据
流动。
400
I
CC
ACTIVE （ mA）的典型值。
300
V
CC
= 5.0V
房间温度。
200
功能说明
该CY7C341B是可擦除可编程逻辑器件
（ EPLD ），其中的CMOS EPROM单元，用于配置
在装置内的逻辑功能。最大
架构
100％的用户可配置的，从而使设备能够accom-
modate各种独立的逻辑功能。
的192个宏单元中的CY7C341B分为12逻辑
阵列模块（LAB ） ，每个LAB 16 。有384扩展器
乘积项，每个LAB 32 ，以直接或通过共用
每个LAB内的宏单元。每个LAB的互连
一个可编程互连阵列，允许所有的信号是
路由在整个芯片上。
该CY7C341B的速度和密度使其能够在一个使用
广泛的应用范围，从置换的大量
7400系列TTL逻辑，到复杂的控制器和多功能
芯片。用20针的PLD大于37倍的功能，
在CY7C341B允许更换超过75 TTL器件。通过
更换大量的逻辑，在CY7C341B降低电路板
空间，部件数量，并增加了系统的可靠性。
每个LAB包含16个宏单元。实验室中A，F ，G和L， 8
宏单元都连接到I / O引脚和八个被埋没，
而对于LAB的B，C， D，E， H， I，J和K ， 4个宏单元是
连接到I / O管脚和12被掩埋。此外，除了
到I / O和埋宏单元中，有32个单品
长期逻辑扩展在每个LAB 。它们的使用大大提高了
在宏小区而不增加数目的能力
的每个宏单元的乘积项。
100
0
100赫兹
1千赫
10千赫
100千赫
1兆赫10兆赫
50兆赫
最大频率
典型的我
CC
与F
最大
可编程互连阵列
可编程互连阵列（ PIA ）来解决跨
通过路由只需要由每个信号连接限制
逻辑阵列块。的输入， PIA是每个的输出
设备和每一个的I / O引脚的反馈中宏
销的装置上。
不同于掩蔽或可编程门阵列，这引起
可变延迟依赖于路由，在PIA有固定的延时。
这消除了其中的逻辑信号不需要的时滞，这
可能会导致在内部或外部的逻辑毛刺。固定延迟，
无论可编程互连阵列配置的，
通过确保内部信号歪斜或简化设计
避免了比赛。其结果是简化设计implemen-
塔季翁，常以单次通过，而不多个内部逻辑
需要一个可编程的布局和布线迭代
门阵列来实现设计的时序目标。
逻辑阵列模块
有在CY7C341B 12逻辑阵列块。每个LAB由
一个宏单元包含16个宏单元，扩展器产品
术语阵列包含32个扩展器，和一个I / O块。劳顾会
由可编程互连阵列和专用输入馈送
总线。所有的宏单元反馈到了宏单元，扩展
阵列，和可编程互连阵列。扩展进
本身和宏蜂窝阵列。所有的I / O反馈进入
可编程互连阵列，以便它们可以由被访问
在其他实验室宏单元，以及在实验室中宏在
它们坐落。
从外部看， CY7C341B提供八个专用输入，一
可被用作系统时钟。有64个I / O引脚
设计建议
对于正确的操作，输入和输出引脚必须
约束的范围内GND < （Ⅴ
IN
或V
OUT
） ＆ LT ; V
CC
。未使用
输入必须始终被捆绑到一个适当的逻辑电平（或V
CC
或GND ） 。每一组的V
CC
和GND引脚都必须连接
一起直接在设备上。电源去耦电容
至少0.2
F
必须连接V之间
CC
和GND 。为
最有效的去耦，各V
CC
引脚应分别
去耦至GND ，直接在设备上。去耦电容
应具有良好的频率响应，如叠层陶瓷
类型。
选购指南
7C341B-25
最大访问时间
赛普拉斯半导体公司
文件编号： 38-03016修订版**
25
3901北一街
7C341B-35
35
圣荷西
单位
ns
CA 95134 408-943-2600
修订后的2002年2月21日
CY7C341B
设计安全性
该CY7C341B包含一个可编程的安全设计
功能，控制接入到编程到数据
该设备。如果此可编程功能被使用时，一个专用的
在该设备中实现的设计不能被复制或
检索。这使得能够设计控制的高水平是
EPROM细胞内的自编程获得的数据是
无形。控制此功能，以及所有其他的位
程序数据时，可以通过擦除设备简单复位。
该CY7C341B完全功能测试，并通过保证
每一个可编程的EPROM位和所有内部的完整的测试
逻辑元件从而保证了100 ％的编程产量。
这些装置的可擦除特性允许测试程序
可以使用与在生产流程的早期阶段擦除。
该器件还包含板载逻辑测试电路，以允许
验证功能和AC规格一次封装
迟来的非窗口封装。
1 (A6)
输入/ CLK
输入
输入
输入
I
O
输出电流（ mA）典型值
250
I
OL
200
150
100
I
OH
50
V
CC
= 5.0V
房间温度。
0
1
2
3
4
5
V
O
输出电压（V）
输出驱动电流
输入
输入
输入
输入
(C6) 84
(C7) 83
(L7) 44
(J7) 43
逻辑框图
2 (A5)
41 (K6)
42 (J6)
SYSTEMCLOCK
实验室中
MACROCELL1
MACROCELL2
MACROCELL3
MACROCELL4
MACROCELL5
MACROCELL6
MACROCELL7
MACROCELL8
MACROCELL 9-16
LAB B
12
13
14
15
(C2)
(B1)
(C1)
(D2)
MACROCELL17
MACROCELL18
MACROCELL19
MACROCELL20
MACROCELL 21-32
LAB摹
MACROCELL97
MACROCELL98
MACROCELL99
MACROCELL 100
MACROCELL 101
MACROCELL 102
MACROCELL 103
MACROCELL 104
MACROCELL 105-112
LAB
MACROCELL 113
MACROCELL 114
MACROCELL 115
MACROCELL 116
MACROCELL 117-128
54
55
56
57
(J10)
(K11)
(J11)
(H10)
4
(C5)
5
(A4)
6
(B4)
7
(A3)
8
(A2)
9
(B3)
10 (A1)
11 (B2)
46
47
48
49
50
51
52
53
(L6)
(L8)
(K8)
(L9)
(L10)
(K9)
(L11)
(K10)
16 (D1)
17 (E3)
20 (F2)
21 (F3)
LAB
MACROCELL33
MACROCELL34
MACROCELL35
MACROCELL36
P
I
A
LAB我
MACROCELL 129
MACROCELL 130
MACROCELL 131
MACROCELL 132
58
59
62
63
(H11)
(F10)
(G9)
(F9)
MACROCELL 37-48
MACROCELL 133-144
22 (G3)
23 (G1)
25 (F1)
26 (H1)
LAB
MACROCELL49
MACROCELL50
MACROCELL51
MACROCELL52
LAB
MACROCELL 145
MACROCELL 146
MACROCELL 147
MACROCELL 148
64
65
67
68
(F11)
(E11)
(E9)
(D11)
MACROCELL 53-64
MACROCELL 149-160
27 (H2)
28 (J1)
29 (K1)
30 (J2)
LAB ê
MACROCELL65
MACROCELL66
MACROCELL67
MACROCELL68
LAB
MACROCELL 161
MACROCELL 162
MACROCELL 163
MACROCELL 164
69
70
71
72
(D10)
(C11)
(B11)
(C10)
MACROCELL 69-80
MACROCELL 165-176
31
32
33
34
35
36
37
38
(L1)
(K2)
(K3)
(L2)
(L3)
(K4)
(L4)
(J5)
LAB F
MACROCELL81
MACROCELL82
MACROCELL83
MACROCELL84
MACROCELL85
MACROCELL86
MACROCELL87
MACROCELL88
MACROCELL 89-96
LAB L
MACROCELL 177
MACROCELL 178
MACROCELL 179
MACROCELL 180
MACROCELL 181
MACROCELL 182
MACROCELL 183
MACROCELL 184
MACROCELL 185-192
V
CC
GND
73
74
75
76
77
78
79
80
(A11)
(B10)
(B9)
(A10)
(A9)
(B8)
(A8)
(B6)
3 ， 24 ， 45 ， 66 （ B5 ， G2 ， K7 ， E10 ）
18 ， 19 ， 39 ， 40 ， 60 ， 61 ， 81 ， 82 （ E1 ， E2 ， K5 ， L5 ， G10 ， G11 ， A7 ， B7 ）
（ ） - 属于84 -PIN PGA封装
文件编号： 38-03016修订版**
第11 2
CY7C341B
销刀豆网络gurations
PLCC / HLCC
顶视图
输入/ CLK
输入
输入
输入
L
GND
GND
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
PGA
底部视图
GND
I / O
输入
I / O
I / O
I / O
I / O
I / O
I / O
VCC
I / O
I / O
I / O
I / O
I / O
I / O
K
11 10 9 8 7 6 5 4 3 2 1 84 83 82 81 80 79 78 77 76 75
I / O
I / O
I / O
I / O
I / O
I / O
GND
GND
I / O
I / O
I / O
I / O
V
CC
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
74
12
73
13
72
14
71
15
70
16
69
17
68
18
67
19
66
20
65
21
64
7C341B
22
63
23
62
24
61
25
60
26
59
27
58
28
57
29
56
30
55
31
54
32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53
输入
输入
输入
输入
VCC
I / O
I / O
I / O
I / O
GND
GND
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
V
CC
I / O
I / O
I / O
I / O
GND
GND
I / O
I / O
I / O
I / O
I / O
I / O
J
I / O
I / O
I / O
I / O
GND
输入
V
CC
I / O
I / O
I / O
I / O
I / O
I / O
I / O
INPUT输入
I / O
I / O
H
I / O
I / O
I / O
I / O
G
I / O
V
CC
I / O
7C341B
I / O
GND
GND
F
I / O
I / O
I / O
I / O
I / O
I / O
E
GND
GND
I / O
I / O
V
CC
I / O
D
I / O
I / O
I / O
I / O
C
I / O
I / O
I / O
INPUT输入
I / O
I / O
B
I / O
I / O
I / O
I / O
V
CC
I / O
GND
I / O
I / O
I / O
I / O
A
I / O
I / O
2
I / O
3
I / O
4
输入/
输入CLK
GND
5
6
7
I / O
8
I / O
9
I / O
10
I / O
1
11
扩展器
延迟
t
EXP
逻辑阵列
控制延迟
t
LAC
逻辑阵列
延迟
t
LAD
注册
t
CLR
t
PRE
t
RSU
t
RH
t
梳子
t
LATCH
t
RD
产量
延迟
t
OD
t
XZ
t
ZX
输入/
产量
输入
输入
延迟
t
IN
系统时钟延时T
ICS
PIA
延迟
t
PIA
时钟
延迟
t
IC
逻辑阵列
延迟
t
FD
I / O延迟
t
IO
图1. CY7C341B内部时序模型
文件编号： 38-03016修订版**
第11 3
CY7C341B
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
储存温度
.......................................65
°
C至+135
°
C
环境温度与
电源应用.............................................. -65
°
C至+135
°
C
最高结温
（偏） .............................................. ................... 150
°
C
电源电压对地电位
[1]
..............2.0V
至+ 7.0V
直流输出电流，每个引脚
[1]
..................... 25
mA至25毫安
直流输入电压
[1]
................................................2.0V
至+ 7.0V
工作范围
范围
广告
产业
环境温度
0
°
C至+70
°
C
–40
°
C至+ 85
°
C
V
CC
5V
±
5%
5V
±
10%
电气特性
在整个工作范围
参数
V
CC
V
OH
V
OL
V
IH
V
IL
I
IX
I
OZ
t
R
（推荐）
t
F
（推荐）
描述
输出高电压
输出高电压
输出低电压
输入高电平
输入低电平
输入电流
输出漏电流
输入上升时间
输入下降时间
GND
≤
V
IN
≤
V
CC
V
O
= V
CC
或GND
测试条件
最大V
CC
上升时间为10毫秒
V
CC
=最小值，我
OH
= -4.0毫安
[2]
V
CC
=最小值，我
OL
= 8毫安
[2]
2.0
0.3
10
40
分钟。
4.75(4.5)
2.4
0.45
V
CC
+ 0.3
0.8
+10
+40
100
100
马克斯。
5.25(5.5)
单位
V
V
V
V
V
A
A
ns
ns
电容
参数
C
IN
C
OUT
描述
输入电容
输出电容
测试条件
V
IN
= 0V ， F = 1.0 MHz的
V
OUT
= 0V ， F = 1.0 MHz的
马克斯。
10
20
单位
pF
pF
交流测试负载和波形
5V
产量
50 pF的
INCLUDING
夹具
范围
(a)
相当于：
R2
250
R1 464
5V
产量
5 pF的
R2
250
R1 464
3.0V
GND
＆ LT ; 6纳秒
t
R
t
F
C341B-8
所有的输入脉冲
90%
10%
90%
10%
＆ LT ; 6纳秒
(b)
C341B-7
戴维南等效（商用/军用）
163
产量
1.75V
注意事项：
1.最小DC输入为-0.3V 。在交易中，输入可下冲至-2.0V或过冲至7.0V的输入电流小于百毫安和周期更短
超过20纳秒。
2.我
OH
参数指的是高层次的TTL输出电流;在我
OL
参数指的是低电平TTL输出电流。
文件编号： 38-03016修订版**
第11 4
CY7C341B
外部开关特性
在整个工作范围
7C341B-25
参数
t
PD1
t
PD2
t
SU
t
CO1
t
H
t
WH
t
WL
f
最大
t
ACO1
t
AS1
t
AH
t
AWH
t
AWL
t
CNT
t
ODH
f
CNT
t
ACNT
f
ACNT
描述
专用输入到输出组合
延迟
[3]
I / O输入到组合输出延迟
[3]
全局时钟建立时间
从同步时钟输入保持时间
输入
同步时钟输入高电平时间
同步时钟输入低电平时间
最大注册切换频率
[4]
7C341B-35
分钟。
最大
35
55
25
20
0
12.5
12.5
40.0
单位
ns
ns
ns
ns
ns
ns
ns
兆赫
35
10
10
16
14
ns
ns
ns
ns
ns
30
2
33.3
ns
ns
兆赫
30
33.3
ns
兆赫
分钟。
广告
广告
广告
广告
广告
广告
广告
广告
5
6
11
9
15
最大
25
40
14
同步时钟输入到输出延迟
[3]
广告
0
8
8
62.5
专用异步时钟输入
输出延迟
[3]
25
专用输入或反馈建立时间为商用
异步时钟输入
从异步时钟输入保持时间
输入
异步时钟输入高电平时间
[5]
异步时钟输入低电平时间
[5]
全球最小时钟周期
输出数据保持时间后，时钟
最小内部阵列时钟频率
广告
广告
广告
广告
广告
广告
20
2
50
20
50
最大内部全局时钟频率
[6]
广告
最大内部阵列时钟频率
[6]
广告
注意事项：
3. C1 = 35 pF的。
4.在F
最大
值表示为管线数据的最高频率。
5.该参数测量在寄存器中的正边沿触发的时钟。对于负沿时钟的T
ACH
和T
ACL
参数必须被交换。
6.该参数的测量采用16位计数器编程到每个LAB 。
文件编号： 38-03016修订版**
第11个5
QQ：2880707522 复制
