初步
逻辑框图
(续)
CY7C1487V33 - 1M X72
模式
(A
[1;0]
) 2
CLK
ADV
ADSC
ADSP
A
[19:0]
GW
BWE
BW
h
BW
g
D
BW
f
D
BW
e
D
BW
d
D
BW
c
D
BW
b
D
BW
a
CE
1
CE
2
CE
3
BURST Q
0
CE计数器
Q
1
CLR
Q
20
18
D
地址
CE注册
D
DQ
h
, DP
h
BYTEWRITE
注册
DQ
g
, DP
g
BYTEWRITE
注册
DQ
f
, DP
f
BYTEWRITE
注册
DQ
e
, DP
e
BYTEWRITE
注册
DQ
d
, DP
d
BYTEWRITE
注册
DQ
c
, DP
c
BYTEWRITE
注册
DQ
b
, DP
b
BYTEWRITE
注册
DQ
a
, DP
a
BYTEWRITE
注册
ENABLE CE
注册
Q
18
20
CY7C1481V33
CY7C1483V33
CY7C1487V33
1M X72
内存
ARRAY
D
Q
Q
Q
Q
Q
Q
Q
72
D
Q
72
D使能延时Q
注册
OE
ZZ
睡觉
控制
输入
注册
CLK
DQ
A,B , C,D , E,F , G,H
DP
A,B , C,D , E,F , G,H
.
选购指南
CY7C1481V33-150 CY7C1481V33-133 CY7C1481V33-117 CY7C1481V33-100
CY7C1483V33-150 CY7C1483V33-133 CY7C1483V33-117 CY7C1483V33-100
CY7C1487V33-150 CY7C1487V33-133 CY7C1487V33-117 CY7C1487V33-100
最大访问时间
最大工作电流
最大的CMOS待机
当前
5.5
待定
待定
6.5
待定
待定
7.5
待定
待定
8.5
待定
待定
单位
ns
mA
mA
文件编号: 38-05284修订版**
第30 3