CY7C1444AV25
CY7C1445AV25
36兆位（ 1M ×36 / 2M ×18 ）流水线
DCD同步SRAM
特点
支持总线运行在高达250MHz的
可用的速度等级为250 ， 200和167 MHz的
注册的输入和输出的流水线操作
最佳性能（双循环取消选择）
- 深度扩展无等待状态
2.5V核心供电
2.5V / 1.8V的I / O电源
快速时钟到输出时间
- 2.6纳秒（ 250 - MHz器件）
提供高性能3-1-1-1接入速率
用户可选的突发计数器支持Intel
奔腾
交错式或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
CY7C1444AV25 ， CY7C1445AV25可用
JEDEC标准的无铅100引脚TQFP封装，
无铅和无无铅165球FBGA封装
IEEE 1149.1 JTAG兼容的边界扫描
“ZZ”睡眠模式选项
功能说明
[1]
该CY7C1444AV25 / CY7C1445AV25 SRAM集成1M X
36 / 2M ×18的SRAM单元有先进的同步
外围电路和一个2位计数器，对内部突发
操作。所有同步输入是通过寄存器门
由一个正沿触发时钟输入（CLK）控制的。该
同步输入包括所有地址，所有的数据输入，
地址流水线芯片使能（ CE
1
） ，深度 - 扩展芯片
启用（ CE
2
和CE
3
） ，突发控制输入（ ADSC ， ADSP ，
和ADV ） ，写入启用（ BW
X
和BWE ）和全局写
（GW） 。异步输入包括输出使能（ OE ）
和ZZ引脚。
地址和芯片使注册在上升沿
时钟时，无论是地址选通处理器（ ADSP ）或
地址选通脉冲控制器（ ADSC ）是活动的。随后
猝发地址可以内部产生由作为控制
前进针（ ADV ） 。
地址，数据输入，并写入控制记录片
启动自定时写cycle.This部分支持字节写
行动（见引脚说明和真值表进行进一步
详细说明） 。写周期可一到四个字节宽
由字节写控制输入进行控制。 GW低电平有效
导致要写入的所有字节。该器件集成了一个
额外的流水线使能寄存器该延迟关闭
输出缓冲器的附加周期，当取消选择是
executed.This功能允许深度扩展，而不penal-
定义了系统性能。
该CY7C1444AV25 / CY7C1445AV25从+ 2.5V工作
核心供电，而所有输出，工作在+ 2.5V或
1.8V电源。所有输入和输出都符合JEDEC标准
JESD8-5-compatible.
选购指南
250兆赫
最大访问时间
最大工作电流
最大的CMOS待机电流
2.6
435
120
200兆赫
3.2
385
120
167兆赫
3.4
335
120
单位
ns
mA
mA
注意：
1.对于最佳实践的建议，请参阅赛普拉斯应用笔记
系统设计指南
在www.cypress.com 。
赛普拉斯半导体公司
文件编号： 38-05351牧师* E
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年6月22日
CY7C1444AV25
CY7C1445AV25
1
逻辑框图 - CY7C1444AV25 （ 1M ×36 ）
A0,A1,A
地址
注册
2 A[1:0]
模式
ADV
CLK
BURST
逻辑
Q1
计数器
CLR
ADSC
ADSP
BW
D
DQ
D,
DQP
D
字节
写注册
DQ
c
， DQP
C
字节
写注册
DQ
B
， DQP
B
字节
写注册
DQ
A,
DQP
A
字节
写注册
启用
注册
Q0
DQ
D,
DQP
D
字节
写入驱动器
DQ
c
， DQP
C
字节
写入驱动器
DQ
B
， DQP
B
字节
写入驱动器
DQ
A,
DQP
A
字节
写入驱动器
内存
ARRAY
SENSE
安培
BW
C
产量
注册
产量
缓冲器
E
BW
B
的DQ
DQP
A
DQP
B
DQP
C
DQP
D
BW
A
BWE
GW
CE
1
CE
2
CE
3
OE
流水线
启用
输入
注册
ZZ
2
睡觉
控制
逻辑框图 - CY7C1445AV25 （ 2M ×18 ）
A0, A1, A
地址
注册
2
A
[1:0]
模式
ADV
CLK
Q1
BURST
计数器
逻辑
CLR
Q0
ADSC
ADSP
DQ
B,
DQP
B
字节
写注册
DQ
A ,
DQP
A
字节
写注册
启用
注册
DQ
B ,
DQP
B
字节
写入驱动器
DQ
A,
DQP
A
字节
写入驱动器
内存
ARRAY
SENSE
安培
BW
B
产量
注册
产量
缓冲器
E
DQ
s,
DQP
A
DQP
B
BW
A
BWE
GW
CE
1
CE
2
CE
3
OE
流水线
启用
输入
注册
ZZ
睡觉
控制
文件编号： 38-05351牧师* E
第26 2
CY7C1444AV25
CY7C1445AV25
销刀豆网络gurations
（续）
165球FBGA （ 15× 17 ×1.4 MM）引脚
CY7C1444AV25 （ 1M ×36 ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC/288M
NC/144M
DQP
C
DQ
C
DQ
C
DQ
C
DQ
C
NC
DQ
D
DQ
D
DQ
D
DQ
D
DQP
D
NC
模式
2
A
A
NC
DQ
C
DQ
C
DQ
C
DQ
C
NC
DQ
D
DQ
D
DQ
D
DQ
D
NC
NC/72M
A
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BW
C
BW
D
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
5
BW
B
BW
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
7
BWE
GW
8
ADSC
OE
9
ADV
ADSP
10
A
A
NC/1G
DQ
B
DQ
B
DQ
B
DQ
B
NC
DQ
A
DQ
A
DQ
A
DQ
A
NC
A
A
11
NC
NC/576M
DQP
B
DQ
B
DQ
B
DQ
B
DQ
B
ZZ
DQ
A
DQ
A
DQ
A
DQ
A
DQP
A
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
A1
A0
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
A
A
CY7C1445AV25 （ 2M ×18 ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC/288M
NC/144M
NC
NC
NC
NC
NC
NC
DQ
B
DQ
B
DQ
B
DQ
B
DQP
B
NC
模式
2
A
A
NC
DQ
B
DQ
B
DQ
B
DQ
B
NC
NC
NC
NC
NC
NC
NC/72M
A
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BW
B
NC
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
5
NC
BW
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
‘V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
7
BWE
GW
8
ADSC
OE
9
ADV
ADSP
10
A
A
NC/1G
NC
NC
NC
NC
NC
DQ
A
DQ
A
DQ
A
DQ
A
NC
A
A
11
A
NC/576M
DQP
A
DQ
A
DQ
A
DQ
A
DQ
A
ZZ
NC
NC
NC
NC
NC
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
A1
A0
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
A
A
文件编号： 38-05351牧师* E
第26 4
CY7C1444AV25
CY7C1445AV25
引脚德网络nitions
名字
A
0
, A
1
, A
I / O
输入 -
同步
输入 -
同步
输入 -
同步
输入 -
同步
输入 -
时钟
输入 -
同步
输入 -
同步
输入 -
同步
描述
用于选择的地址位置中的一个地址输入。
采样的
上升CLK的边缘，如果ADSP ADSC或低电平有效，和CE
1
，CE
2
和CE
3
是
采样活跃。 A 1： A 0被馈送到2位计数器..
字节写选择输入，低电平有效。
合格与BWE进行字节写操作
到SRAM中。采样在CLK的上升沿。
全局写使能输入，低电平有效。
当上升沿置为低电平
CLK的，一个全球性的写操作进行的（所有字节写入，无论价值
在BW
X
和BWE ） 。
字节写使能输入，低电平有效。
采样在CLK的上升沿。这
信号必须被拉低，进行字节写操作。
时钟输入。
用于捕获所有的同步输入到设备中。也可用于
增加突发计数器时， ADV为低电平时，一阵操作过程中。
芯片使能1输入，低电平有效。
采样在CLK的上升沿。在使用
与CE联
2
和CE
3
选择/取消选择该设备。如果CE ADSP被忽略
1
为HIGH 。 CE
1
只有当一个新的外部地址被装入取样。
芯片使能2输入，高电平有效。
采样在CLK的上升沿。在使用
与CE联
1
和CE
3
选择/取消选择该设备。 CE
2
只有采样
当一个新的外部地址被加载。
芯片使能3输入，低电平有效。
采样在CLK的上升沿。在使用
与CE联
1
和CE
2
选择/取消选择该设备。未连接的BGA 。
凡引用，CE
3
假定活跃在本文档中的BGA 。 CE
3
只有当一个新的外部地址被装入取样。
输出使能，异步输入，低电平有效。
控制的方向
I / O引脚。当低时， I / O引脚用作输出。当拉高高， DQ
引脚为三态，并作为输入数据引脚的行为。中的所述第一时钟的OE被屏蔽
一个从取消选中状态时出现的读周期。
提前输入信号，采样CLK ，低电平有效的上升沿。
当
断言，它会自动增加一个突发周期的地址。
地址选通从处理器，采样在CLK的上升沿，活性
低。
当置为低电平，呈现给设备地址被捕获的
地址寄存器。 A1 ： A0也加载到爆计数器。当ADSP和
ADSC都断言，只有ADSP是公认的。 ASDP被忽略时， CE
1
is
拉高高。
地址选通从控制器，取样在CLK的上升沿，活性
低。
当置为低电平，呈现给设备地址被捕获的
地址寄存器。 A1 ： A0也加载到爆计数器。当ADSP和
ADSC都断言，只有ADSP是公认的。
ZZ “休眠”输入，高电平有效。
当一个置为高电平时，器件
非时间关键的“休眠”状态与数据完整性保护。对于正常
操作时，该引脚为低电平或悬空。 ZZ引脚具有内部上拉下来。
双向数据I / O线。
作为输入，它们馈入一个片上的数据的寄存器，它
由CLK的上升沿触发。为输出，他们提供包含数据
在通过在前面的介绍中的地址所指定的存储器位置
时钟上升沿读周期。销的方向由OE控制。当OE
为低电平时，引脚用作输出。高电平时， DQS和DQP
X
是
置于三态条件。
电源输入到该装置的核心。
地面的装置的核心。
地面的I / O电路。
电源为I / O电路。
选择爆秩序。
当连接到GND选择线性突发序列。当绑
到V
DD
或悬空选择交错突发序列。这是一个带针和
应保持装置操作期间是静态的。模式引脚有一个内部上拉电阻。
第26 5
BW
A
， BW
B
BW
C
， BW
D
GW
BWE
CLK
CE
1
CE
2
CE
3
OE
输入 -
异步
ADV
ADSP
输入 -
同步
输入 -
同步
ADSC
输入 -
同步
ZZ
输入 -
异步
I / O-
同步
的DQ ， DQPs
V
DD
V
SS
V
SSQ
V
DDQ
模式
电源
地
I / O接地
I / O电源
输入 -
STATIC
文件编号： 38-05351牧师* E
QQ：2881677436 复制
