CY7C1386D ， CY7C1386F
CY7C1387D ， CY7C1387F
18兆位（ 512K X 36/1兆位×18 ）流水线DCD同步SRAM
特点
支持总线运行在高达250MHz的
- 可用的速度等级是250 ， 200 ，和167 MHz的
注册的输入和输出的流水线操作
最佳性能（双循环取消选择）
- 深度扩展无等待状态
3.3V核心电源（V
DD
)
2.5V或3.3V IO电源（V
DDQ ）
快速时钟到输出时间
- 2.6纳秒（ 250 MHz器件）
提供高性能3-1-1-1接入速率
用户可选的突发计数器支持Intel
奔腾
交错式或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
CY7C1386D / CY7C1387D在JEDEC标准的可
无铅100引脚TQFP封装，无铅和无无铅165球
FBGA封装。 CY7C1386F / CY7C1387F可用
无铅和无无铅119球BGA封装
IEEE 1149.1 JTAG兼容的边界扫描
ZZ睡眠模式选项
功能说明
[1]
该
CY7C1386D/CY7C1387D/CY7C1386F/CY7C1387F
集成了SRAM 512K ×36 / 1M ×18的SRAM单元与
高级同步外围电路和一个2位的
计数器内部突发操作。所有的同步输入是
由上升沿触发时钟控制寄存器控
输入（CLK） 。同步输入包括所有地址，全
数据输入，地址流水线芯片使能（ CE
1
） ，深度
扩展芯片使能（ CE
2
和CE
3 [2]
） ，突发控制输入
（ ADSC ， ADSP和ADV ） ，写使能（ BW
X
和BWE ） ，并
全局写（ GW） 。异步输入包括输出
启用（ OE ）和ZZ引脚。
地址和芯片使注册在上升沿
时钟时，无论是地址选通处理器（ ADSP ）或
地址选通脉冲控制器（ ADSC ）是活动的。随后
猝发地址可以内部产生由作为控制
前进针（ ADV ） 。
地址，数据输入，并写入控制记录片
启动自定时写cycle.This部分支持字节写
行动（见
第3页上的引脚配置
和
真值表
[4, 5, 6, 7, 8]
第9页
对于进一步的细节） 。写周期可
一到四个字节宽的字节写入控制的控制
输入。 GW低电平有效使写入所有字节。这
器件集成了一个额外的流水线使能寄存器
这会延迟关闭输出缓冲的额外周期
当取消是executed.This功能允许深度
扩展无惩罚系统性能。
该
CY7C1386D/CY7C1387D/CY7C1386F/CY7C1387F
从+ 3.3V核心供电，而所有输出工作
工作于+ 3.3V或+ 2.5V供电。所有输入和输出
是JEDEC标准和JESD8-5兼容。
选购指南
250兆赫
最大访问时间
最大工作电流
最大的CMOS待机电流
2.6
350
70
200兆赫
3.0
300
70
167兆赫
3.4
275
70
单位
ns
mA
mA
笔记
1.为了达到最佳做法或建议，请参考赛普拉斯应用笔记AN1064 ，
SRAM系统设计指南
on
www.cypress.com 。
2. CE
3
和CE
2
对于TQFP只有165 FBGA封装。 119 BGA只在单芯片使能提供。
赛普拉斯半导体公司
文件编号： 38-05545牧师* E
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的二月09 ， 2007
[+ ]反馈
CY7C1386D ， CY7C1386F
CY7C1387D ， CY7C1387F
逻辑框图 - CY7C1386D / CY7C1386F
[3]
（ 512K ×36 ）
A0,A1,A
地址
注册
2 A[1:0]
模式
ADV
CLK
BURST
逻辑
Q1
计数器
CLR
ADSC
ADSP
BW
D
DQ
D,
DQP
D
字节
写注册
DQ
c
， DQP
C
字节
写注册
DQ
B
， DQP
B
字节
写注册
DQ
A,
DQP
A
字节
写注册
启用
注册
Q0
DQ
D,
DQP
D
字节
写入驱动器
DQ
c
， DQP
C
字节
写入驱动器
DQ
B
， DQP
B
字节
写入驱动器
DQ
A,
DQP
A
字节
写入驱动器
内存
ARRAY
SENSE
安培
BW
C
产量
注册
产量
缓冲器
E
BW
B
的DQ
DQP
A
DQP
B
DQP
C
DQP
D
BW
A
BWE
GW
CE
1
CE
2
CE
3
OE
流水线
启用
输入
注册
ZZ
控制
逻辑框图 - CY7C1387D / CY7C1387F
[3]
（ 1M ×18 ）
A0, A1, A
地址
注册
2
A
[1:0]
模式
ADV
CLK
Q1
BURST
计数器
CLR
Q0
ADSC
ADSP
DQ
B,
DQP
B
字节
写注册
DQ
A ,
DQP
字节
写注册
启用
注册
DQ
B ,
DQP
B
字节
内存
ARRAY
SENSE
安培
BW
B
产量
注册
产量
缓冲器
E
DQ
A,
DQP
A
字节
DQ
s,
DQP
A
DQP
B
BW
A
BWE
CE
1
CE
2
CE
3
OE
流水线
启用
输入
注册
睡觉
控制
记
3. CY7C1386F和CY7C1387F只有1个芯片使能（ CE
1
).
文件编号： 38-05545牧师* E
分页： 30 2
[+ ]反馈
初步
CY7C1386D
CY7C1387D
18兆位（ 512K X 36/1兆位×18 ）流水线
DCD同步SRAM
特点
支持总线运行在高达250MHz的
可用的速度等级为250 ， 200和167 MHz的
注册的输入和输出的流水线操作
最佳性能（双循环取消选择）
- 深度扩展无等待状态
3.3V -5 ％到+ 10 ％核心供电（V
DD
)
2.5V / 3.3V的I / O操作
快速时钟到输出时间
- 2.6纳秒（ 250 - MHz器件）
- 3.0纳秒（ 200 - MHz器件）
- 3.4纳秒（ 167 - MHz器件）
提供高性能3-1-1-1接入速率
用户可选的突发计数器支持Intel
奔腾
交错式或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
在提供的JEDEC标准的无铅100引脚TQFP ，
119球BGA和165球FBGA封装
IEEE 1149.1 JTAG兼容的边界扫描
“ZZ”睡眠模式选项
功能说明
[1]
该CY7C1386D / CY7C1387D SRAM集成524,288 ×36
和1,048,576 ×18的SRAM单元有先进的同步
外围电路和一个2位计数器，对内部突发
操作。所有同步输入是通过寄存器门
由一个正沿触发时钟输入（CLK）控制的。该
同步输入包括所有地址，所有的数据输入，
地址流水线芯片使能（ CE
1
） ，深度扩展芯片
启用（ CE
2
和CE
3[2]
） ，突发控制输入（ ADSC ， ADSP ，
和ADV ） ，写入启用（ BW
X
和BWE ）和全局写
（GW） 。异步输入包括输出使能（ OE ）
和ZZ引脚。
地址和芯片使注册在上升沿
时钟时，无论是地址选通处理器（ ADSP ）或
地址选通脉冲控制器（ ADSC ）是活动的。随后
猝发地址可以内部产生由作为控制
前进针（ ADV ） 。
地址，数据输入，并写入控制记录片
启动自定时写cycle.This部分支持字节写
行动（见引脚说明和真值表进行进一步
详细说明） 。写周期可一到四个字节宽
由字节写控制输入进行控制。 GW低电平有效
导致要写入的所有字节。该器件集成了一个
额外的流水线使能寄存器该延迟关闭
输出缓冲器的附加周期，当取消选择是
executed.This功能允许深度扩展，而不penal-
定义了系统性能。
该CY7C1386D / CY7C1387D从+ 3.3V的核心运行
电源同时所有输出与+ 3.3V或+ 2.5V工作
供应量。所有输入和输出都符合JEDEC标准
JESD8-5-compatible.
选购指南
250兆赫
最大访问时间
最大工作电流
最大的CMOS待机电流
2.6
350
70
200兆赫
3.0
300
70
167兆赫
3.4
275
70
单位
ns
mA
mA
阴影区域包含预览。请联系您当地的赛普拉斯销售代表对这些部件的可用性。
注意事项：
1.对于最佳实践的建议，请参阅赛普拉斯应用笔记
系统设计指南
在www.cypress.com 。
2. CE
3
和CE
2
对于TQFP只有165 FBGA封装。 119 BGA只在单芯片使能提供。
赛普拉斯半导体公司
文件编号： 38-05545修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年11月3日
初步
1
CY7C1386D
CY7C1387D
逻辑框图 - CY7C1386D （ 512K ×36 ）
A0,A1,A
地址
注册
2 A[1:0]
模式
ADV
CLK
BURST
逻辑
Q1
计数器
CLR
ADSC
ADSP
BW
D
DQ
D,
DQP
D
字节
写注册
DQ
c
， DQP
C
字节
写注册
DQ
B
， DQP
B
字节
写注册
DQ
A,
DQP
A
字节
写注册
启用
注册
Q0
DQ
D,
DQP
D
字节
写入驱动器
DQ
c
， DQP
C
字节
写入驱动器
DQ
B
， DQP
B
字节
写入驱动器
DQ
A,
DQP
A
字节
写入驱动器
内存
ARRAY
SENSE
安培
BW
C
产量
注册
产量
缓冲器
E
BW
B
的DQ
DQP
A
DQP
B
DQP
C
DQP
D
BW
A
BWE
GW
CE
1
CE
2
CE
3
OE
流水线
启用
输入
注册
ZZ
2
睡觉
控制
逻辑框图 - CY7C1387D （ 1M ×18 ）
A0, A1, A
地址
注册
2
A
[1:0]
模式
ADV
CLK
Q1
BURST
计数器
逻辑
CLR
Q0
ADSC
ADSP
DQ
B,
DQP
B
字节
写注册
DQ
A ,
DQP
A
字节
写注册
启用
注册
DQ
B ,
DQP
B
字节
写入驱动器
DQ
A,
DQP
A
字节
写入驱动器
内存
ARRAY
SENSE
安培
BW
B
产量
注册
产量
缓冲器
E
DQ
s,
DQP
A
DQP
B
BW
A
BWE
GW
CE
1
CE
2
CE
3
OE
流水线
启用
输入
注册
ZZ
睡觉
控制
文件编号： 38-05545修订版**
分页： 30 2
