CY7C1380D , CY7C1380F
CY7C1382D , CY7C1382F
18兆位( 512K ×36 / 1M ×18 )流水线SRAM
特点
支持总线运行在高达250MHz的
- 可用的速度等级是250 , 200 ,和167 MHz的
注册的输入和输出的流水线操作
3.3V核心供电
2.5V或3.3V IO电源
快速时钟到输出时间
- 2.6纳秒( 250 MHz器件)
提供高性能3-1-1-1接入速率
用户可选的突发计数器支持Intel
奔腾
交错式或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
单周期芯片取消
CY7C1380D / CY7C1382D在JEDEC标准的可
无铅100引脚TQFP封装,无铅和无无铅165球
FBGA封装。 CY7C1380F / CY7C1382F可用
无铅和无无铅119球BGA封装
IEEE 1149.1 JTAG兼容的边界扫描
ZZ睡眠模式选项
功能说明
[1]
该
CY7C1380D/CY7C1382D/CY7C1380F/CY7C1382F
SRAM集成524,288 ×36和1048576 ×18的SRAM
细胞与先进同步外围电路和
2位的计数器,用于内部突发操作。所有同步
输入端通过由正边沿控制寄存器控
触发时钟输入(CLK) 。同步输入包括
所有地址,所有的数据输入,地址流水线芯片使能
( CE
1
) ,深度扩展芯片启用( CE
2
和CE
3 [2]
) ,突发
控制输入( ADSC , ADSP和ADV ) ,写入启用( BW
X
,
和BWE )和全局写( GW ) 。异步输入
包括输出使能( OE )和ZZ引脚。
地址和芯片使注册在上升沿
时钟在地址选通处理器( ADSP )或地址
频闪控制器( ADSC )是活动的。随后爆
地址可以内部产生,因为它们被控制
通过提前销( ADV ) 。
地址,数据输入,并写入控制记录片
启动自定时写cycle.This部分支持字节写
行动(见
引脚定义第6页
和
真值表
[4,
5, 6, 7, 8]
第9页
对于进一步的细节) 。写周期可以是一个
给两个或四个字节宽的字节写入控制作为控制
输入。 GW时,低电平有效使写入所有字节。
该
CY7C1380D/CY7C1382D/CY7C1380F/CY7C1382F
从+ 3.3V核心供电,而所有输出工作
工作于2.5或+ 3.3V电源。所有的输入和
输出为JEDEC标准和JESD8-5兼容。
选购指南
250兆赫
最大访问时间
最大工作电流
最大的CMOS待机电流
2.6
350
70
200兆赫
3.0
300
70
167兆赫
3.4
275
70
单位
ns
mA
mA
注意事项:
1.为了达到最佳做法或建议,请参考赛普拉斯应用笔记AN1064 ,
SRAM系统设计指南
on
www.cypress.com 。
2. CE
3,
CE
2
对于TQFP只有165 FBGA封装。 119 BGA仅在1芯片使能提供。
赛普拉斯半导体公司
文件编号: 38-05543牧师* E
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的二月07 , 2007
CY7C1380D , CY7C1380F
CY7C1382D , CY7C1382F
逻辑框图 - CY7C1380D / CY7C1380F
[3]
( 512K ×36 )
A0, A1, A
地址
注册
2
A
[1:0]
模式
ADV
CLK
Q1
ADSC
ADSP
BW
D
DQ
D ,
DQP
D
字节
写注册
DQ
C ,
DQP
C
字节
写注册
DQ
B ,
DQP
B
字节
写注册
DQ
A ,
DQP
A
字节
写注册
BURST
计数器
CLR
和
逻辑
Q0
DQ
D
, DQP
D
字节
写入驱动器
DQ
C ,
DQP
C
字节
写入驱动器
DQ
B ,
DQP
B
字节
写入驱动器
DQ
A ,
DQP
A
字节
写入驱动器
BW
C
内存
ARRAY
SENSE
安培
产量
注册
产量
缓冲器
E
BW
B
的DQ
DQP
A
DQP
B
DQP
C
DQP
D
BW
A
BWE
GW
CE
1
CE
2
CE
3
OE
启用
注册
流水线
启用
输入
注册
ZZ
睡觉
控制
逻辑框图 - CY7C1382D / CY7C1382F
[3]
( 1M ×18 )
A0, A1, A
地址
注册
2
ADV
CLK
BURST Q1
计数器
逻辑
ADSC
BW
B
DQ
B,
DQP
B
写注册
DQ
B,
DQP
B
写入驱动器
内存
ARRAY
SENSE
产量
产量
缓冲器
BW
A
BWE
GW
CE
1
CE2
CE3
OE
DQ
A,
DQP
A
写注册
DQ
A,
DQP
A
写入驱动器
的DQ
DQP
A
DQP
B
输入
启用
注册
流水线
启用
ZZ
睡觉
控制
注意:
3. CY7C1380F和CY7C1382F只有1个芯片使能( CE
1
).
文件编号: 38-05543牧师* E
分页: 30 2
CY7C1380D , CY7C1380F
CY7C1382D , CY7C1382F
18兆位( 512K ×36 / 1M ×18 )流水线SRAM
特点
支持总线运行在高达250MHz的
- 可用的速度等级是250 , 200 ,和167 MHz的
注册的输入和输出的流水线操作
3.3V核心供电
2.5V或3.3V IO电源
快速时钟到输出时间
- 2.6纳秒( 250 MHz器件)
提供高性能3-1-1-1接入速率
用户可选的突发计数器支持Intel
奔腾
交错式或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
单周期芯片取消
CY7C1380D / CY7C1382D在JEDEC标准的可
无铅100引脚TQFP封装,无铅和无无铅165球
FBGA封装。 CY7C1380F / CY7C1382F可用
无铅和无无铅119球BGA封装
IEEE 1149.1 JTAG兼容的边界扫描
ZZ睡眠模式选项
功能说明
[1]
该
CY7C1380D/CY7C1382D/CY7C1380F/CY7C1382F
SRAM集成524,288 ×36和1048576 ×18的SRAM
细胞与先进同步外围电路和
2位的计数器,用于内部突发操作。所有同步
输入端通过由正边沿控制寄存器控
触发时钟输入(CLK) 。同步输入包括
所有地址,所有的数据输入,地址流水线芯片使能
( CE
1
) ,深度扩展芯片启用( CE
2
和CE
3 [2]
) ,突发
控制输入( ADSC , ADSP和ADV ) ,写入启用( BW
X
,
和BWE )和全局写( GW ) 。异步输入
包括输出使能( OE )和ZZ引脚。
地址和芯片使注册在上升沿
时钟在地址选通处理器( ADSP )或地址
频闪控制器( ADSC )是活动的。随后爆
地址可以内部产生,因为它们被控制
通过提前销( ADV ) 。
地址,数据输入,并写入控制记录片
启动自定时写cycle.This部分支持字节写
行动(见
引脚定义第6页
和
真值表
[4,
5, 6, 7, 8]
第9页
对于进一步的细节) 。写周期可以是一个
给两个或四个字节宽的字节写入控制作为控制
输入。 GW时,低电平有效使写入所有字节。
该
CY7C1380D/CY7C1382D/CY7C1380F/CY7C1382F
从+ 3.3V核心供电,而所有输出工作
工作于2.5或+ 3.3V电源。所有的输入和
输出为JEDEC标准和JESD8-5兼容。
选购指南
250兆赫
最大访问时间
最大工作电流
最大的CMOS待机电流
2.6
350
70
200兆赫
3.0
300
70
167兆赫
3.4
275
70
单位
ns
mA
mA
注意事项:
1.为了达到最佳做法或建议,请参考赛普拉斯应用笔记AN1064 ,
SRAM系统设计指南
on
www.cypress.com 。
2. CE
3,
CE
2
对于TQFP只有165 FBGA封装。 119 BGA仅在1芯片使能提供。
赛普拉斯半导体公司
文件编号: 38-05543牧师* E
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的二月07 , 2007
CY7C1380D , CY7C1380F
CY7C1382D , CY7C1382F
逻辑框图 - CY7C1380D / CY7C1380F
[3]
( 512K ×36 )
A0, A1, A
地址
注册
2
A
[1:0]
模式
ADV
CLK
Q1
ADSC
ADSP
BW
D
DQ
D ,
DQP
D
字节
写注册
DQ
C ,
DQP
C
字节
写注册
DQ
B ,
DQP
B
字节
写注册
DQ
A ,
DQP
A
字节
写注册
BURST
计数器
CLR
和
逻辑
Q0
DQ
D
, DQP
D
字节
写入驱动器
DQ
C ,
DQP
C
字节
写入驱动器
DQ
B ,
DQP
B
字节
写入驱动器
DQ
A ,
DQP
A
字节
写入驱动器
BW
C
内存
ARRAY
SENSE
安培
产量
注册
产量
缓冲器
E
BW
B
的DQ
DQP
A
DQP
B
DQP
C
DQP
D
BW
A
BWE
GW
CE
1
CE
2
CE
3
OE
启用
注册
流水线
启用
输入
注册
ZZ
睡觉
控制
逻辑框图 - CY7C1382D / CY7C1382F
[3]
( 1M ×18 )
A0, A1, A
地址
注册
2
ADV
CLK
BURST Q1
计数器
逻辑
ADSC
BW
B
DQ
B,
DQP
B
写注册
DQ
B,
DQP
B
写入驱动器
内存
ARRAY
SENSE
产量
产量
缓冲器
BW
A
BWE
GW
CE
1
CE2
CE3
OE
DQ
A,
DQP
A
写注册
DQ
A,
DQP
A
写入驱动器
的DQ
DQP
A
DQP
B
输入
启用
注册
流水线
启用
ZZ
睡觉
控制
注意:
3. CY7C1380F和CY7C1382F只有1个芯片使能( CE
1
).
文件编号: 38-05543牧师* E
分页: 30 2