CY7C1380CV25
CY7C1382CV25
18兆位（ 512K ×36 / 1M ×18 ）流水线SRAM
特点
支持总线运行在高达250MHz的
可用的速度等级是250 ， 225 ， 200166和
133兆赫
注册的输入和输出的流水线操作
2.5V核心供电
快速时钟到输出时间
- 2.6纳秒（ 250 - MHz器件）
- 2.8纳秒（ 225 - MHz器件）
- 3.0纳秒（ 200 - MHz器件）
- 3.4纳秒（ 166 - MHz器件）
- 4.2纳秒（ 133 - MHz器件）
提供高性能3-1-1-1接入速率
用户可选的突发计数器支持Intel
奔腾交错或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
单周期芯片取消
在提供的JEDEC标准的100引脚TQFP ， 119球BGA
和165球FBGA封装
IEEE 1149.1 JTAG兼容的边界扫描
“ZZ”睡眠模式选项
功能说明
[1]
该CY7C1380CV25 / CY7C1382CV25集成SRAM
524288 ×36和1048576 ×18的SRAM单元具有先进
同步外围电路和一个2位计数器，用于
内部突发操作。所有的同步输入端通过门控
由一个正沿触发时钟输入控制寄存器
（CLK） 。同步输入包括所有地址，所有的数据
输入地址流水线芯片使能（ CE
1
） ，深度 -
扩展芯片使能（ CE
2
和CE
3 [2]
） ，突发控制
输入（ ADSC ， ADSP和ADV ） ，写入启用（ BW
X
和
BWE ）和全局写（ GW ） 。异步输入包括
输出使能（ OE ）和ZZ引脚。
地址和芯片使注册在上升沿
时钟时，无论是地址选通处理器（ ADSP ）或
地址选通脉冲控制器（ ADSC ）是活动的。随后
猝发地址可以内部产生由作为控制
前进针（ ADV ） 。
地址，数据输入，并写入控制记录片
启动自定时写cycle.This部分支持字节写
行动（见引脚说明和真值表进行进一步
详细说明） 。写周期可以包含一到两个或四个字节宽
由字节写入控制输入进行控制。 GW的时候主动
低导致要写入的所有字节。
该CY7C1380CV25 / CY7C1382CV25从+ 2.5V工作
核心供电。所有输出还带+2.5供电。
所有输入和输出都符合JEDEC标准的JESD8-5-
兼容。
选购指南
250兆赫
最大访问时间
最大工作电流
最大的CMOS待机电流
2.6
350
70
225兆赫
2.8
325
70
200兆赫
3.0
300
70
167兆赫
3.4
275
70
133兆赫
4.2
245
70
单位
ns
mA
mA
阴影区域包含预览。请联系您当地的赛普拉斯销售代表对这些部件的可用性。
注意事项：
1.对于最佳实践的建议，请参阅赛普拉斯应用笔记
系统设计指南
在www.cypress.com 。
2. CE
3
，CE
2
对于TQFP只有165 FBGA封装。 119 BGA仅在1芯片使能提供。
赛普拉斯半导体公司
文件编号： 38-05240牧师* C
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年5月11日
CY7C1380CV25
CY7C1382CV25
1
逻辑框图 - CY7C1380CV25 （ 512K ×36 ）
A0, A1, A
地址
注册
2
A
[1:0]
模式
ADV
CLK
Q1
ADSC
ADSP
BW
D
DQ
D ,
DQP
D
字节
写注册
DQ
C ,
DQP
C
字节
写注册
DQ
B ,
DQP
B
字节
写注册
DQ
A ,
DQP
A
字节
写注册
BURST
计数器
CLR
和
Q0
逻辑
DQ
D
， DQP
D
字节
写入驱动器
DQ
C ,
DQP
C
字节
写入驱动器
DQ
B ,
DQP
B
字节
写入驱动器
DQ
A ,
DQP
A
字节
写入驱动器
BW
C
内存
ARRAY
SENSE
安培
产量
注册
产量
缓冲器
E
BW
B
的DQ
DQP
A
DQP
B
DQP
C
DQP
D
BW
A
BWE
GW
CE
1
CE
2
CE
3
OE
启用
注册
流水线
启用
输入
注册
ZZ
2
睡觉
控制
逻辑框图 - CY7C1382CV25 （ 1M ×18 ）
A0, A1, A
模式
地址
注册
2 A[1:0]
ADV
CLK
BURST Q1
计数器
逻辑
CLR
Q0
ADSC
ADSP
DQ
B,
DQP
B
写注册
DQ
B,
DQP
B
写入驱动器
内存
ARRAY
BW
A
BWE
GW
CE
1
CE2
CE3
OE
启用
注册
DQ
A,
DQP
A
写注册
DQ
A,
DQP
A
写入驱动器
SENSE
安培
BW
B
产量
注册
产量
缓冲器
E
的DQ
DQP
A
DQP
B
流水线
启用
输入
注册
ZZ
睡觉
控制
3
文件编号： 38-05240牧师* C
第33 2
CY7C1380CV25
CY7C1382CV25
销刀豆网络gurations
（续）
119球BGA （ 1芯片使能与JTAG ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQ
C
DQ
C
V
DDQ
DQ
C
DQ
C
V
DDQ
DQ
D
DQ
D
V
DDQ
DQ
D
DQ
D
NC
NC
V
DDQ
2
A
A
A
DQP
C
DQ
C
DQ
C
DQ
C
DQ
C
V
DD
DQ
D
DQ
D
DQ
D
DQ
D
DQP
D
A
NC / 72M
TMS
CY7C1380CV25 （ 512K ×36 ）
3
4
5
A
A
ADSP
A
A
V
SS
V
SS
V
SS
BW
C
V
SS
NC
V
SS
BW
D
V
SS
V
SS
V
SS
模式
A
TDI
ADSC
V
DD
NC
CE
1
OE
ADV
GW
V
DD
CLK
NC
BWE
A1
A0
V
DD
A
TCK
A
A
V
SS
V
SS
V
SS
BW
B
V
SS
NC
V
SS
BW
A
V
SS
V
SS
V
SS
NC
A
TDO
6
A
A
A
DQP
B
DQ
B
DQ
B
DQ
B
DQ
B
V
DD
DQ
A
DQ
A
DQ
A
DQ
A
DQP
A
A
NC / 36M
NC
7
V
DDQ
NC
NC
DQ
B
DQ
B
V
DDQ
DQ
B
DQ
B
V
DDQ
DQ
A
DQ
A
V
DDQ
DQ
A
DQ
A
NC
ZZ
V
DDQ
CY7C1382CV25 （ 1M ×18 ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQ
B
NC
V
DDQ
NC
DQ
B
V
DDQ
NC
DQ
B
V
DDQ
DQ
B
NC
NC
NC / 72M
V
DDQ
2
A
A
A
NC
DQ
B
NC
DQ
B
NC
V
DD
DQ
B
NC
DQ
B
NC
DQP
B
A
A
TMS
3
A
A
A
V
SS
V
SS
V
SS
BW
B
V
SS
NC
V
SS
V
SS
V
SS
V
SS
V
SS
模式
A
TDI
4
ADSP
ADSC
V
DD
NC
CE
1
OE
ADV
GW
V
DD
CLK
NC
BWE
A1
A0
V
DD
NC / 36M
TCK
5
A
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
NC
V
SS
BW
A
V
SS
V
SS
V
SS
NC
A
TDO
6
A
A
A
DQP
A
NC
DQ
A
NC
DQ
A
V
DD
NC
DQ
A
NC
DQ
A
NC
A
A
NC
7
V
DDQ
NC
NC
NC
DQ
A
V
DDQ
DQ
A
NC
V
DDQ
DQ
A
NC
V
DDQ
NC
DQ
A
NC
ZZ
V
DDQ
文件编号： 38-05240牧师* C
第33 4
CY7C1380CV25
CY7C1382CV25
销刀豆网络gurations
（续）
165球FBGA
CY7C1380CV25 （ 512K ×36 ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC / 288M
NC
DQP
C
DQ
C
DQ
C
DQ
C
DQ
C
NC
DQ
D
DQ
D
DQ
D
DQ
D
DQP
D
NC
模式
2
A
A
NC
DQ
C
DQ
C
DQ
C
DQ
C
V
SS
DQ
D
DQ
D
DQ
D
DQ
D
NC
NC / 72M
NC / 36M
3
CE
1
CE2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BW
C
BW
D
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
5
BW
B
BW
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
7
BWE
GW
8
ADSC
OE
9
ADV
ADSP
10
A
A
NC
DQ
B
DQ
B
DQ
B
DQ
B
NC
DQ
A
DQ
A
DQ
A
DQ
A
NC
A
A
11
NC
NC / 144M
DQP
B
DQ
B
DQ
B
DQ
B
DQ
B
ZZ
DQ
A
DQ
A
DQ
A
DQ
A
DQP
A
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
A1
A0
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
A
A
CY7C1382CV25 （ 1M ×18 ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC / 288M
NC
NC
NC
NC
NC
NC
NC
DQ
B
DQ
B
DQ
B
DQ
B
DQP
B
NC
模式
2
A
A
NC
DQ
B
DQ
B
DQ
B
DQ
B
V
SS
NC
NC
NC
NC
NC
NC / 72M
NC / 36M
3
CE
1
CE2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BW
B
NC
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
5
NC
BW
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
7
BWE
GW
8
ADSC
OE
9
ADV
ADSP
10
A
A
NC
NC
NC
NC
NC
NC
DQ
A
DQ
A
DQ
A
DQ
A
NC
A
A
11
A
NC / 144M
DQP
A
DQ
A
DQ
A
DQ
A
DQ
A
ZZ
NC
NC
NC
NC
NC
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
A1
A0
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
A
A
文件编号： 38-05240牧师* C
第33 5
380CV25
初步
CY7C1380CV25
CY7C1382CV25
512K ×36 / 1M ×18的SRAM流水线
特点
快速的时钟速度： 250 ， 225 ， 200 ， 167 MHz的
提供高性能3-1-1-1接入速率
快速OE访问时间： 2.6 ， 2.8 ， 3.0 ， 3.4纳秒
最适合深度拓展
单2.5V
±5%
电源
常见的数据输入和数据输出
字节写使能和全局写控制
芯片启用地址管道
地址，数据和控制寄存器
内部自定时写周期
突发控制引脚（交错或线性爆裂
序）
使用ZZ模式或CE自动断电可用
DESELECT
提供119球BGA焊球， 165球FBGA和
100引脚TQFP封装
针对BGA封装的版本JTAG边界扫描
（CLK） 。同步输入包括所有地址，所有的数据
输入地址流水线芯片使能（ CE ） ，突发控制IN-
看跌期权（ ADSC ， ADSP和ADV ） ，写使能（ BWA ， BWB ，
BWC ， BWD和BWE ）和全局写（ GW ） 。
异步输入包括输出使能（ OE ）和爆裂
控制模式（ MODE ） 。的数据（ DQA ，B，C ， d）和数据杆
性（ DQPa ， B，C ，D ）输出，通过OE启用，也asynchro-
知性。
DQA ， B，C ， D和DPA ， B， C，D适用于CY7C1380CV25和
DQA ， b和DPA ，B适用于CY7C1382CV25 。的a，b ，C，D各
是8比特宽的DQ的情况下，和1比特宽的情况下
的DP 。
地址和芯片使注册的任一地址
状态处理器（ ADSP ）或地址状态控制器（ ADSC ）
输入引脚。随后一阵地址可以在内部gen-
erated被爆提前引脚（ ADV）的控制。
地址，数据输入，并写入控制记录片
启动自定时写周期。写周期可以是一个
4个字节宽的写控制输入作为控制。 Indi-
维杜阿尔字节写入允许写入单个字节。 BWA CON-
trols DQA和DPA 。 BWB控制DQB和DPB 。 BWC控制
DQC和DPD 。 BWD控制DQD和DPD 。 BWA ， BWB BWC ，
和BWD可以活动只与BWE为低。 GW是
低导致要写入的所有字节。写直通capa-
相容性允许写入可用的数据在输出端为下
读周期。该器件还集成了流水线启用
电路，便于深度扩展，而不惩罚系统
性能。
所有输入和CY7C1380CV25和输出的
CY7C1382CV25是JEDEC标准JESD8-5兼容。
功能说明
赛普拉斯同步突发SRAM系列采用高
高速，低功耗的CMOS设计采用了先进的单层
多晶硅三层金属工艺。每个存储器单元
由六个晶体管。
该CY7C1382CV25和CY7C1380CV25集成的SRAM
1,048,576x18和524,288x36 SRAM单元具有先进
同步外围电路和一个2位计数器为间
最终突发操作。所有的同步输入端通过稳压门
存器由一个正沿触发时钟输入控制
选购指南
250兆赫
最大访问时间
最大工作电流
最大的CMOS待机电流
阴影区域包含预览。
225兆赫
2.8
325
70
200兆赫
3.0
300
70
167兆赫
3.4
275
70
单位
ns
mA
mA
2.6
350
70
赛普拉斯半导体公司
文件编号： 38-05240修订版**
3901北一街
圣何塞， CA 95134
408-943-2600
修订后的二零零二年十一月二十日
初步
销刀豆网络gurations
（续）
119球BGA
CY7C1380CV25
CY7C1382CV25
CY7C1380CV25 （ 512K ×36 ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQC
DQC
V
DDQ
DQC
DQC
V
DDQ
DQD
DQD
V
DDQ
DQD
DQD
NC
NC
V
DDQ
2
A
A
A
DQPc
DQC
DQC
DQC
DQC
V
DD
DQD
DQD
DQD
DQD
DQPd
A
72M
TMS
3
A
A
A
V
SS
V
SS
V
SS
BWC
V
SS
NC
V
SS
BWD
V
SS
V
SS
V
SS
模式
A
TDI
4
ADSP
ADSC
V
DD
NC
CE
1
OE
ADV
GW
V
DD
CLK
NC
BWE
A1
A0
V
DD
A
TCK
5
A
A
A
V
SS
V
SS
V
SS
BWB
V
SS
NC
V
SS
BWA
V
SS
V
SS
V
SS
NC
A
TDO
6
A
A
A
DQPb
DQB
DQB
DQB
DQB
V
DD
DQA
DQA
DQA
DQA
DQPa
A
36M
NC
7
V
DDQ
NC
NC
DQB
DQB
V
DDQ
DQB
DQB
V
DDQ
DQA
DQA
V
DDQ
DQA
DQA
NC
ZZ
V
DDQ
CY7C1382CV25 （ 1M ×18 ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQB
NC
V
DDQ
NC
DQB
V
DDQ
NC
DQB
V
DDQ
DQB
NC
NC
72M
V
DDQ
2
A
A
A
NC
DQB
NC
DQB
NC
V
DD
DQB
NC
DQB
NC
DQPb
A
A
TMS
3
A
A
A
V
SS
V
SS
V
SS
BWB
V
SS
NC
V
SS
V
SS
V
SS
V
SS
V
SS
模式
A
TDI
4
ADSP
ADSC
V
DD
NC
CE
1
OE
ADV
GW
V
DD
CLK
NC
BWE
A1
A0
V
DD
36M
TCK
5
A
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
NC
V
SS
BWA
V
SS
V
SS
V
SS
NC
A
TDO
6
A
A
A
DQPa
NC
DQA
NC
DQA
V
DD
NC
DQA
NC
DQA
NC
A
A
NC
7
V
DDQ
NC
NC
NC
DQA
V
DDQ
DQA
NC
V
DDQ
DQA
NC
V
DDQ
NC
DQA
NC
ZZ
V
DDQ
文件编号： 38-05240修订版**
第33 4
初步
销刀豆网络gurations
（续）
165球FBGA封装焊球
CY7C1380CV25 （ 512K ×36 ） - 11 ×15的FBGA
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC
NC
DPC
DQC
DQC
DQC
DQC
NC
DQD
DQD
DQD
DQD
DPD
NC
模式
CY7C1380CV25
CY7C1382CV25
2
A
A
NC
DQC
DQC
DQC
DQC
V
SS
DQD
DQD
DQD
DQD
NC
72M
36M
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BWC
BWD
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
5
BWB
BWA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
A1
A0
7
BWE
GW
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
TDO
TCK
8
ADSC
OE
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
DQB
DQB
DQB
DQB
NC
DQA
DQA
DQA
DQA
NC
A
A
11
NC
144M
DPB
DQB
DQB
DQB
DQB
ZZ
DQA
DQA
DQA
DQA
DPA
A
A
CY7C1382CV25 （ 1M ×18 ） - 11 ×15的FBGA
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC
NC
NC
NC
NC
NC
NC
NC
DQB
DQB
DQB
DQB
DPB
NC
模式
2
A
A
NC
DQB
DQB
DQB
DQB
V
SS
NC
NC
NC
NC
NC
72M
36M
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BWB
NC
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
5
NC
BWA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
A1
A0
7
BWE
GW
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
TDO
TCK
8
ADSC
OE
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
NC
NC
NC
NC
NC
DQA
DQA
DQA
DQA
NC
A
A
11
A
144M
DPA
DQA
DQA
DQA
DQA
ZZ
NC
NC
NC
NC
NC
A
A
文件编号： 38-05240修订版**
第33 5
380CV25
初步
CY7C1380CV25
CY7C1382CV25
512K ×36 / 1M ×18的SRAM流水线
特点
快速的时钟速度： 250 ， 225 ， 200 ， 167 MHz的
提供高性能3-1-1-1接入速率
快速OE访问时间： 2.6 ， 2.8 ， 3.0 ， 3.4纳秒
最适合深度拓展
单2.5V
±5%
电源
常见的数据输入和数据输出
字节写使能和全局写控制
芯片启用地址管道
地址，数据和控制寄存器
内部自定时写周期
突发控制引脚（交错或线性爆裂
序）
使用ZZ模式或CE自动断电可用
DESELECT
提供119球BGA焊球， 165球FBGA和
100引脚TQFP封装
针对BGA封装的版本JTAG边界扫描
（CLK） 。同步输入包括所有地址，所有的数据
输入地址流水线芯片使能（ CE ） ，突发控制IN-
看跌期权（ ADSC ， ADSP和ADV ） ，写使能（ BWA ， BWB ，
BWC ， BWD和BWE ）和全局写（ GW ） 。
异步输入包括输出使能（ OE ）和爆裂
控制模式（ MODE ） 。的数据（ DQA ，B，C ， d）和数据杆
性（ DQPa ， B，C ，D ）输出，通过OE启用，也asynchro-
知性。
DQA ， B，C ， D和DPA ， B， C，D适用于CY7C1380CV25和
DQA ， b和DPA ，B适用于CY7C1382CV25 。的a，b ，C，D各
是8比特宽的DQ的情况下，和1比特宽的情况下
的DP 。
地址和芯片使注册的任一地址
状态处理器（ ADSP ）或地址状态控制器（ ADSC ）
输入引脚。随后一阵地址可以在内部gen-
erated被爆提前引脚（ ADV）的控制。
地址，数据输入，并写入控制记录片
启动自定时写周期。写周期可以是一个
4个字节宽的写控制输入作为控制。 Indi-
维杜阿尔字节写入允许写入单个字节。 BWA CON-
trols DQA和DPA 。 BWB控制DQB和DPB 。 BWC控制
DQC和DPD 。 BWD控制DQD和DPD 。 BWA ， BWB BWC ，
和BWD可以活动只与BWE为低。 GW是
低导致要写入的所有字节。写直通capa-
相容性允许写入可用的数据在输出端为下
读周期。该器件还集成了流水线启用
电路，便于深度扩展，而不惩罚系统
性能。
所有输入和CY7C1380CV25和输出的
CY7C1382CV25是JEDEC标准JESD8-5兼容。
功能说明
赛普拉斯同步突发SRAM系列采用高
高速，低功耗的CMOS设计采用了先进的单层
多晶硅三层金属工艺。每个存储器单元
由六个晶体管。
该CY7C1382CV25和CY7C1380CV25集成的SRAM
1,048,576x18和524,288x36 SRAM单元具有先进
同步外围电路和一个2位计数器为间
最终突发操作。所有的同步输入端通过稳压门
存器由一个正沿触发时钟输入控制
选购指南
250兆赫
最大访问时间
最大工作电流
最大的CMOS待机电流
阴影区域包含预览。
225兆赫
2.8
325
70
200兆赫
3.0
300
70
167兆赫
3.4
275
70
单位
ns
mA
mA
2.6
350
70
赛普拉斯半导体公司
文件编号： 38-05240修订版**
3901北一街
圣何塞， CA 95134
408-943-2600
修订后的二零零二年十一月二十日
初步
销刀豆网络gurations
（续）
119球BGA
CY7C1380CV25
CY7C1382CV25
CY7C1380CV25 （ 512K ×36 ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQC
DQC
V
DDQ
DQC
DQC
V
DDQ
DQD
DQD
V
DDQ
DQD
DQD
NC
NC
V
DDQ
2
A
A
A
DQPc
DQC
DQC
DQC
DQC
V
DD
DQD
DQD
DQD
DQD
DQPd
A
72M
TMS
3
A
A
A
V
SS
V
SS
V
SS
BWC
V
SS
NC
V
SS
BWD
V
SS
V
SS
V
SS
模式
A
TDI
4
ADSP
ADSC
V
DD
NC
CE
1
OE
ADV
GW
V
DD
CLK
NC
BWE
A1
A0
V
DD
A
TCK
5
A
A
A
V
SS
V
SS
V
SS
BWB
V
SS
NC
V
SS
BWA
V
SS
V
SS
V
SS
NC
A
TDO
6
A
A
A
DQPb
DQB
DQB
DQB
DQB
V
DD
DQA
DQA
DQA
DQA
DQPa
A
36M
NC
7
V
DDQ
NC
NC
DQB
DQB
V
DDQ
DQB
DQB
V
DDQ
DQA
DQA
V
DDQ
DQA
DQA
NC
ZZ
V
DDQ
CY7C1382CV25 （ 1M ×18 ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQB
NC
V
DDQ
NC
DQB
V
DDQ
NC
DQB
V
DDQ
DQB
NC
NC
72M
V
DDQ
2
A
A
A
NC
DQB
NC
DQB
NC
V
DD
DQB
NC
DQB
NC
DQPb
A
A
TMS
3
A
A
A
V
SS
V
SS
V
SS
BWB
V
SS
NC
V
SS
V
SS
V
SS
V
SS
V
SS
模式
A
TDI
4
ADSP
ADSC
V
DD
NC
CE
1
OE
ADV
GW
V
DD
CLK
NC
BWE
A1
A0
V
DD
36M
TCK
5
A
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
NC
V
SS
BWA
V
SS
V
SS
V
SS
NC
A
TDO
6
A
A
A
DQPa
NC
DQA
NC
DQA
V
DD
NC
DQA
NC
DQA
NC
A
A
NC
7
V
DDQ
NC
NC
NC
DQA
V
DDQ
DQA
NC
V
DDQ
DQA
NC
V
DDQ
NC
DQA
NC
ZZ
V
DDQ
文件编号： 38-05240修订版**
第33 4
初步
销刀豆网络gurations
（续）
165球FBGA封装焊球
CY7C1380CV25 （ 512K ×36 ） - 11 ×15的FBGA
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC
NC
DPC
DQC
DQC
DQC
DQC
NC
DQD
DQD
DQD
DQD
DPD
NC
模式
CY7C1380CV25
CY7C1382CV25
2
A
A
NC
DQC
DQC
DQC
DQC
V
SS
DQD
DQD
DQD
DQD
NC
72M
36M
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BWC
BWD
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
5
BWB
BWA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
A1
A0
7
BWE
GW
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
TDO
TCK
8
ADSC
OE
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
DQB
DQB
DQB
DQB
NC
DQA
DQA
DQA
DQA
NC
A
A
11
NC
144M
DPB
DQB
DQB
DQB
DQB
ZZ
DQA
DQA
DQA
DQA
DPA
A
A
CY7C1382CV25 （ 1M ×18 ） - 11 ×15的FBGA
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC
NC
NC
NC
NC
NC
NC
NC
DQB
DQB
DQB
DQB
DPB
NC
模式
2
A
A
NC
DQB
DQB
DQB
DQB
V
SS
NC
NC
NC
NC
NC
72M
36M
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BWB
NC
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
5
NC
BWA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
A1
A0
7
BWE
GW
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
TDO
TCK
8
ADSC
OE
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
NC
NC
NC
NC
NC
DQA
DQA
DQA
DQA
NC
A
A
11
A
144M
DPA
DQA
DQA
DQA
DQA
ZZ
NC
NC
NC
NC
NC
A
A
文件编号： 38-05240修订版**
第33 5
QQ：2881677436 复制
