380B
CY7C1380B
CY7C1382B
512K ×36 / 1M ×18的SRAM流水线
特点
快速的时钟速度： 200 ， 167 ， 150 ， 133 MHz的
提供高性能3-1-1-1接入速率
快速OE访问时间： 3.0 ， 3.4 ， 3.8 ，和4.2纳秒
最适合深度拓展
3.3V （ -5 ％ / + 10 ％ ）电源
常见的数据输入和数据输出
字节写使能和全局写控制
芯片启用地址管道
地址，数据和控制寄存器
内部自定时写周期
突发控制引脚（交错或线性突发SE-
组成的序列）
使用ZZ模式或CE自动断电可用
DESELECT
高密度，高速包
针对BGA封装的版本JTAG边界扫描
存器由一个正沿触发时钟输入控制
（CLK） 。同步输入包括所有地址，所有的数据
输入地址流水线芯片使能（ CE ） ，突发控制IN-
,
看跌期权（ ADSC ， ADSP和ADV ） ，写使能（ BWA ， BWB ，
BWC ， BWD和BWE ）和全局写（ GW ） 。
异步输入包括输出使能（ OE ）和
突发模式控制（ MODE ） 。 DQ
A，B ， C，D
和DP
A，B ， C，D
适用于
CY7C1380B和DQ
A，B
和DP
A，B
适用于CY7C1382B 。的a，b ，
C，D各为8位宽度在DQ的情况下和1位宽
DP的情况下
.
地址和芯片使注册的AD-任
着装状态处理器（ ADSP ）或地址状态控制器
（ ADSC ）输入引脚。随后一阵地址可以跨
应受所产生的突发提前引脚（ ADV）的控制。
地址，数据输入，并写入控制记录片
启动自定时写周期。写周期可以是一个
到4个字节宽，由写控制输入控制。
单个字节写入允许写入单个字节。 BWA
控制DQA和DPA 。 BWB控制DQB和DPB 。 BWC CON-
trols DQC和DPC 。 BWD控制DQD和DPD 。 BWA ， BWB ，
BWC和BWD可以活动只与BWE为低。 GW
为低电平导致要写入的所有字节。写
直通功能允许在输出写入可用数据
放了马上下一个读周期。该器件还在 -
公司债券流水线启动电路，用于容易深度扩展
没有惩罚的系统性能。
所有输入和CY7C1380B和CY7C1382B的输出
是JEDEC标准JESD8-5兼容。
功能说明
赛普拉斯同步突发SRAM家庭使用
高速，低功耗的CMOS设计采用了先进的赎罪
GLE -多晶硅层，三层金属工艺。每个MEM-
储器单元由六个晶体管。
该CY7C1380B和CY7C1382B SRAM的集成
524,288x36和1,048,576x18 SRAM单元具有先进
同步外围电路和一个2位计数器为间
最终突发操作。所有的同步输入端通过稳压门
选购指南
200兆赫
最大访问时间（纳秒）
最大工作电流（mA ）
最大的CMOS待机电流（mA ）
广告
3.0
315
20
167兆赫
3.4
285
20
150兆赫
3.8
265
20
133兆赫
4.2
245
20
赛普拉斯半导体公司
3901北一街
圣荷西
CA 95134
408-943-2600
2001年10月8日
CY7C1380B
CY7C1382B
销刀豆网络gurations
（续）
165球FBGA封装焊球
CY7C1380B （ 512K ×36 ） - 11 ×15的FBGA
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC
NC
DPC
DQC
DQC
DQC
DQC
V
DD
DQD
DQD
DQD
DQD
DPD
NC
模式
2
A
A
NC
DQC
DQC
DQC
DQC
V
SS
DQD
DQD
DQD
DQD
NC
64M
32M
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BWC
BWD
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
5
BWB
BWA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
A1
A0
7
BWE
GW
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
TDO
TCK
8
ADSC
OE
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
DQB
DQB
DQB
DQB
NC
DQA
DQA
DQA
DQA
NC
A
A
11
NC
128M
DPB
DQB
DQB
DQB
DQB
ZZ
DQA
DQA
DQA
DQA
DPA
A
A
CY7C1382B （ 1M ×18 ） - 11 ×15的FBGA
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC
NC
NC
NC
NC
NC
NC
V
DD
DQB
DQB
DQB
DQB
DPB
NC
模式
2
A
A
NC
DQB
DQB
DQB
DQB
V
SS
NC
NC
NC
NC
NC
64M
32M
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BWB
NC
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
5
NC
BWA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
A1
A0
7
BWE
GW
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
TDO
TCK
8
ADSC
OE
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
NC
NC
NC
NC
NC
DQA
DQA
DQA
DQA
NC
A
A
11
A
128M
DPA
DQA
DQA
DQA
DQA
ZZ
NC
NC
NC
NC
NC
A
A
5
380B
CY7C1380B
CY7C1382B
512K ×36 / 1M ×18的SRAM流水线
特点
快速的时钟速度： 200 ， 167 ， 150 ， 133 MHz的
提供高性能3-1-1-1接入速率
快速OE访问时间： 3.0 ， 3.4 ， 3.8 ，和4.2纳秒
最适合深度拓展
3.3V （ -5 ％ / + 10 ％ ）电源
常见的数据输入和数据输出
字节写使能和全局写控制
芯片启用地址管道
地址，数据和控制寄存器
内部自定时写周期
突发控制引脚（交错或线性突发SE-
组成的序列）
使用ZZ模式或CE自动断电可用
DESELECT
高密度，高速包
针对BGA封装的版本JTAG边界扫描
存器由一个正沿触发时钟输入控制
（CLK） 。同步输入包括所有地址，所有的数据
输入地址流水线芯片使能（ CE ） ，突发控制IN-
看跌期权（ ADSC ， ADSP和ADV ） ，写使能（ BWA ， BWB ，
BWC ， BWD和BWE ）和全局写（ GW ） 。
异步输入包括输出使能（ OE ）和
突发模式控制（ MODE ） 。 DQ
A，B ， C，D
和DP
A，B ， C，D
适用于
CY7C1380B和DQ
A，B
和DP
A，B
适用于CY7C1382B 。的a，b ，
C，D各为8位宽度在DQ的情况下和1位宽
DP的情况。
地址和芯片使注册的AD-任
着装状态处理器（ ADSP ）或地址状态控制器
（ ADSC ）输入引脚。随后一阵地址可以跨
应受所产生的突发提前引脚（ ADV）的控制。
地址，数据输入，并写入控制记录片
启动自定时写周期。写周期可以是一个
到4个字节宽，由写控制输入控制。
单个字节写入允许写入单个字节。 BWA
控制DQA和DPA 。 BWB控制DQB和DPB 。 BWC CON-
trols DQC和DPC 。 BWD控制DQD和DPD 。 BWA ， BWB ，
BWC和BWD可以活动只与BWE为低。 GW
为低电平导致要写入的所有字节。写
直通功能允许在输出写入可用数据
放了马上下一个读周期。该器件还在 -
公司债券流水线启动电路，用于容易深度扩展
没有惩罚的系统性能。
所有输入和CY7C1380B和CY7C1382B的输出
是JEDEC标准JESD8-5兼容。
功能说明
赛普拉斯同步突发SRAM家庭使用
高速，低功耗的CMOS设计采用了先进的赎罪
GLE -多晶硅层，三层金属工艺。每个MEM-
储器单元由六个晶体管。
该CY7C1380B和CY7C1382B SRAM的集成
524,288x36和1,048,576x18 SRAM单元具有先进
同步外围电路和一个2位计数器为间
最终突发操作。所有的同步输入端通过稳压门
选购指南
200兆赫
最大访问时间（纳秒）
最大工作电流（mA ）
最大的CMOS待机电流（mA ）
广告
3.0
315
20
167兆赫
3.4
285
20
150兆赫
3.8
265
20
133兆赫
4.2
245
20
赛普拉斯半导体公司
文件编号： 38-05267修订版**
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2001年10月8日
CY7C1380B
CY7C1382B
销刀豆网络gurations
（续）
165球FBGA封装焊球
CY7C1380B （ 512K ×36 ） - 11 ×15的FBGA
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC
NC
DPC
DQC
DQC
DQC
DQC
V
DD
DQD
DQD
DQD
DQD
DPD
NC
模式
2
A
A
NC
DQC
DQC
DQC
DQC
V
SS
DQD
DQD
DQD
DQD
NC
64M
32M
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BWC
BWD
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
5
BWB
BWA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
A1
A0
7
BWE
GW
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
TDO
TCK
8
ADSC
OE
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
DQB
DQB
DQB
DQB
NC
DQA
DQA
DQA
DQA
NC
A
A
11
NC
128M
DPB
DQB
DQB
DQB
DQB
ZZ
DQA
DQA
DQA
DQA
DPA
A
A
CY7C1382B （ 1M ×18 ） - 11 ×15的FBGA
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC
NC
NC
NC
NC
NC
NC
V
DD
DQB
DQB
DQB
DQB
DPB
NC
模式
2
A
A
NC
DQB
DQB
DQB
DQB
V
SS
NC
NC
NC
NC
NC
64M
32M
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BWB
NC
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
5
NC
BWA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
A1
A0
7
BWE
GW
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
TDO
TCK
8
ADSC
OE
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
NC
NC
NC
NC
NC
DQA
DQA
DQA
DQA
NC
A
A
11
A
128M
DPA
DQA
DQA
DQA
DQA
ZZ
NC
NC
NC
NC
NC
A
A
文件编号： 38-05267修订版**
第34 5
QQ：2881677436 复制
