CY7C1370D ， CY7C1372D

18兆位（ 512K的× 36/1米× 18 ）流水线

SRAM与NOBL 架构

18兆位（ 512K的× 36/1米× 18 ）流水线SRAM与NOBL 架构

特点

■

■

功能说明

该CY7C1370D和CY7C1372D是3.3 V ，有512K × 36

1米× 18同步流水线突发SRAM的有没有公交车

延迟 （ NoBL逻辑，分别，它们被设计成

与支持真正的无限背到背读/写操作

无等待状态。该CY7C1370D和CY7C1372D配

凭借着先进（ NOBL ）逻辑才能启用连续

读/写操作与正在传送的数据在每个时钟

周期。此功能极大地增加了数据的吞吐量

在需要频繁写入的系统/读转换。该

CY7C1370D和CY7C1372D引脚兼容，

功能等效ZBT设备。

所有同步输入都会通过由控制输入寄存器

在时钟的上升沿。所有数据输出通过输出

寄存器由时钟的上升沿来控制。时钟

输入是由时钟使能（ CEN）的信号，限定其中当

去断言暂停操作和扩展了先前的时钟

周期。

写操作是通过字节写选择控制

（ BW

a

-BW

d

对于CY7C1370D和BW

a

-BW

b

对于CY7C1372D ）

和一个写使能（WE ）输入端。所有的写操作都与实施

片上同步自定时写电路。

三个同步芯片启用（ CE

1

，CE

2

，CE

3

）和一个

异步输出使能（ OE ）为方便银行

选择和输出三态控制。为了避免总线

争时，输出驱动器时同步三态

写序列的数据部分。

管脚兼容和功能上等同于ZBT

支持250 - MHz的总线操作零等待状态

可用速度等级是250 ， 200 ，和167 MHz的

在内部自定时输出缓冲器控制，这样就不需要

使用异步OE

完全注册（输入和输出）进行流水线操作

字节写能力

3.3 V内核电源（V

DD

)

3.3 V / 2.5 V的I / O电源（V

DDQ

)

快时钟到输出时间

2.6纳秒（ 250 MHz器件）

时钟使能（ CEN ）引脚停业

同步自定时写

可在符合JEDEC标准的无铅100引脚TQFP无铅

和非无铅65球FBGA封装

IEEE 1149.1 JTAG兼容的边界扫描

连拍能力 - 线性或交错突发订单

“ ZZ ”睡眠模式选项和停止时钟选项

■

■

■

■

■

■

■

■

■

■

■

■

选购指南

描述

最大访问时间

最大工作电流

最大的CMOS待机电流

250兆赫

2.6

350

70

200兆赫

3.0

300

70

167兆赫

3.4

275

70

单位

ns

mA

mA

赛普拉斯半导体公司

文件编号： 38-05555牧师* N

198冠军苑

圣荷西

,

CA 95134-1709

408-943-2600

修订后的2012年7月5日

CY7C1370D ， CY7C1372D

逻辑框图 - CY7C1370D

A0, A1, A

模式

CLK

CEN

地址

寄存器0

A1

A1'

D1

Q1

A0

A0'

BURST

D0

Q0

逻辑

ADV / LD

C

写地址

注册1

写地址

注册2

C

ADV / LD

BW

a

BW

b

BW

c

BW

d

WE

写入注册表

与数据一致性

控制逻辑

写

DRIVERS

内存

ARRAY

S

E

N

S

E

A

M

P

S

O

U

T

P

U

T

R

E

G

I

S

T

E

R

S

D

A

T

A

S

T

E

E

R

I

N

G

O

U

T

P

U

T

B

U

F

F

E

R

S

E

DQ S

DQ P

a

DQ P

b

DQ P

c

DQ P

d

E

输入

注册1

E

输入

寄存器0

E

OE

CE1

CE2

CE3

ZZ

读逻辑

睡觉

控制

逻辑框图 - CY7C1372D

A0, A1, A

模式

CLK

CEN

地址

寄存器0

A1

A1'

D1

Q1

A0

A0'

BURST

D0

Q0

逻辑

ADV / LD

C

写地址

注册1

写地址

注册2

C

ADV / LD

BW

a

BW

b

WE

写入注册表

与数据一致性

控制逻辑

写

DRIVERS

内存

ARRAY

S

E

N

S

E

A

M

P

S

O

U

T

P

U

T

R

E

G

I

S

T

E

R

S

D

A

T

A

S

T

E

E

R

I

N

G

O

U

T

P

U

T

B

U

F

F

E

R

S

DQ S

DQ P

a

DQ P

b

E

E

输入

注册1

E

输入

寄存器0

E

OE

CE1

CE2

CE3

ZZ

读逻辑

睡觉

控制

文件编号： 38-05555牧师* N

第31 2

CY7C1370D ， CY7C1372D

目录

引脚配置................................................ ........... 4

引脚定义................................................ .................. 6

功能概述................................................ 7 ........

单一的读访问............................................... 7

突发读访问............................................... 7 ...

单写访问............................................... 7 ..

突发写访问............................................... 8 ...

睡眠模式................................................ ................. 8

交错突发地址表................................. 8

线性突发地址表......................................... 8

ZZ模式电气特性.............................. 8

真值表................................................ ........................ 9

部分写周期说明..................................... 10

IEEE 1149.1串行边界扫描（ JTAG ） .................. 11

禁用JTAG特性...................................... 11

测试访问端口（ TAP ） ............................................ 11

执行TAP复位.................................. 11

TAP寄存器................................................ ...... 11

TAP指令集............................................... .... 11

TAP控制器状态图....................................... 13

TAP控制器框图...................................... 14

TAP时序................................................ ...................... 14

TAP交流开关特性............................... 15

3.3 V TAP交流测试条件....................................... 16

3.3 V TAP AC输出负载等效......................... 16

2.5 V TAP交流测试条件....................................... 16

2.5 V TAP AC输出负载等效......................... 16

TAP直流电气特性和

工作条件................................................ ..... 16

识别寄存器定义................................ 17

扫描寄存器大小............................................... ........ 17

识别码................................................ ....... 17

边界扫描顺序............................................... ..... 18

最大额定值................................................ ........... 19

经营范围................................................ ............. 19

中子软错误免疫性......................................... 19

电气特性............................................... 19

电容................................................. ................... 20

热阻................................................ ........ 20

交流测试负载和波形..................................... 21

开关特性.............................................. 22

开关波形................................................ .... 23

订购信息................................................ ...... 25

订购代码定义......................................... 25

包图................................................ .......... 26

与缩略语................................................. ....................... 28

文档约定................................................ 28

计量单位............................................... ........ 28

文档历史记录页............................................... .. 29

销售，解决方案和法律信息...................... 31

全球销售和设计支持....................... 31

产品................................................. ................... 31

的PSoC解决方案................................................ ......... 31

文件编号： 38-05555牧师* N

第31 3

CY7C1370D ， CY7C1372D

销刀豆网络gurations

图1. 100引脚TQFP （ 14 × 20 × 1.4毫米）引出线

A

A

CE

1

CE

2

BWD

BWC

BWB

BWA

CE

3

V

DD

V

SS

CLK

WE

CEN

OE

ADV / LD

A

A

A

A

CE

1

CE

2

NC

NC

BWB

BWA

CE

3

V

DD

V

SS

CLK

WE

CEN

OE

ADV / LD

A

A

NC

NC

NC

V

DDQ

V

SS

NC

NC

DQB

DQB

V

SS

V

DDQ

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

A

A

100

99

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

82

81

DQPc

DQC

DQC

V

DDQ

V

SS

DQC

DQC

DQC

DQC

V

SS

V

DDQ

DQC

DQC

NC

V

DD

NC

V

SS

DQD

DQD