添加收藏夹  设为首页  深圳服务热线：13692101218  13751165337
Pdf资料  |  热门库存  |  IC详细资料  |  网站地图
IC供应 PDF资料 非IC供应
51电子网联系电话：13692101218
首页
供应信息
求购信息
非IC专区
技术资料
电子资讯
招聘中心
会展信息 51旺铺 会员中心
位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1484页 > CY7C1325G-133AXC
CY7C1325G
4兆位（ 256K ×18 ）流通型同步SRAM
特点
256K ×18个通用I / O
3.3V核心电源（V
DD
)
2.5V或3.3V的I / O电源（V
DDQ
)
快速时钟到输出时间
- 6.5纳秒（ 133 - MHz的版本）
提供高性能2-1-1-1接入速率
用户可选的突发计数器支持Intel
奔腾
交错式或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
提供无铅100引脚TQFP封装，无铅
和非无铅119球的BGA封装
“ZZ”睡眠模式选项
功能说明
[1]
该CY7C1325G是256千×18同步高速缓存RAM
设计的高速微处理器与接口
最小的胶合逻辑。从时钟的上升最高的访问延迟
6.5纳秒（ 133 - MHz的版本） 。 2位芯片计数器捕获
在一个脉冲串的第一个地址，并递增地址automati-
对于美云的突发访问的其余部分。所有同步输入
通过用正边沿触发的控制寄存器被选通
时钟输入（ CLK ） 。同步输入包括所有
地址，所有的数据输入，地址流水线芯片使能
（ CE
1
） ，深度扩展芯片启用（ CE
2
和CE
3
） ，突发
控制输入（ ADSC ， ADSP和ADV ） ，写入启用
（ BW
[A ： B]
和BWE ）和全局写（GW） 。异步
输入包括输出使能（ OE ）和ZZ引脚。
该CY7C1325G允许使用交错式或线性爆裂
序列，由MODE输入管脚选择。一个高选择
交错的脉冲串序列，而一个低电平选择一个线性
爆序列。突发的访问可以与启动
处理器地址选通（ ADSP ）或高速缓冲存储器控制器
地址选通（ ADSC ）的投入。
地址和芯片使注册在上升沿
时钟时，无论是地址选通处理器（ ADSP ）或
地址选通脉冲控制器（ ADSC ）是活动的。随后
猝发地址可以内部产生由作为控制
前进针（ ADV ） 。
该CY7C1325G从+ 3.3V内核电源供电
而所有输出可与任何一个+2.5或+ 3.3V工作
供应量。所有输入和输出都符合JEDEC标准
JESD8-5-compatible.
逻辑框图
A0,A1,A
模式
地址
注册
A[1:0]
ADV
CLK
BURST Q1
计数器
逻辑
CLR
Q0
ADSC
ADSP
DQ
B
， DQP
B
写注册
DQ
B
， DQP
B
写入驱动器
BW
B
内存
ARRAY
SENSE
安培
产量
缓冲器
BW
A
BWE
GW
DQ
A
， DQP
A
写注册
DQ
A
， DQP
A
写入驱动器
输入
注册
的DQ
DQP
A
DQP
B
CE
1
CE
2
CE
3
OE
启用
注册
ZZ
睡觉
控制
注意：
1.对于最佳实践的建议，请参阅赛普拉斯应用笔记
系统设计指南
在www.cypress.com 。
赛普拉斯半导体公司
文件编号： 38-05518牧师* D
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年7月4日
CY7C1325G
选购指南
133兆赫
最大访问时间
最大工作电流
最大待机电流
6.5
225
40
100兆赫
8.0
205
40
单位
ns
mA
mA
销刀豆网络gurations
100引脚TQFP引脚
BW
B
BW
A
CE
3
CE
1
CE
2
NC
NC
V
DD
V
SS
CLK
OE
ADSC
ADSP
ADV
A
86
85
84
83
82
GW
A
BWE
A
A
81
99
98
97
96
95
94
93
92
91
90
89
88
NC
NC
NC
V
DDQ
V
SS
NC
NC
DQ
B
DQ
B
V
SS
V
DDQ
DQ
B
DQ
B
NC
V
DD
NC
V
SS
DQ
B
DQ
B
V
DDQ
V
SS
DQ
B
DQ
B
DQP
B
NC
V
SS
V
DDQ
NC
NC
NC
BYTE B
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
100
87
CY7C1325G
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
44
45
46
47
48
49
50
A
NC
NC
V
DDQ
V
SS
NC
DQP
A
DQ
A
DQ
A
V
SS
V
DDQ
DQ
A
DQ
A
V
SS
NC
V
DD
ZZ
DQ
A
DQ
A
V
DDQ
V
SS
DQ
A
DQ
A
NC
NC
V
SS
V
DDQ
NC
NC
NC
一个字节
38
39
40
41
42
NC/72M
NC/36M
V
DD
NC/18M
模式
A
NC/9M
A
A
A
1
A
0
V
SS
A
A
A
43
A
A
A
A
文件编号： 38-05518牧师* D
A
第16页2
CY7C1325G
销刀豆网络gurations
（续）
119球BGA引脚
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC/288M
NC/144M
DQ
B
NC
V
DDQ
NC
DQ
B
V
DDQ
NC
DQ
B
V
DDQ
DQ
B
NC
NC
NC/72M
V
DDQ
2
A
CE
2
A
NC
DQ
B
NC
DQ
B
NC
V
DD
DQ
B
NC
DQ
B
NC
DQP
B
A
A
NC
3
A
A
A
V
SS
V
SS
V
SS
BW
B
V
SS
NC
V
SS
V
SS
V
SS
V
SS
V
SS
模式
A
NC
4
ADSP
ADSC
V
DD
NC
CE
1
OE
ADV
GW
V
DD
CLK
NC
BWE
A1
A0
V
DD
NC/36M
NC
5
A
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
NC
V
SS
BW
A
V
SS
V
SS
V
SS
NC
A
NC
6
A
CE
3
A
DQP
A
NC
DQ
A
NC
DQ
A
V
DD
NC
DQ
A
NC
DQ
A
NC
A
A
NC
7
V
DDQ
NC/576M
NC/1G
NC
DQ
A
V
DDQ
DQ
A
NC
V
DDQ
DQ
A
NC
V
DDQ
NC
DQ
A
NC
ZZ
V
DDQ
引脚德网络nitions
名字
A0, A1, A
I / O
描述
输入 -
用于选择的256K地址位置中的一个地址输入。
采样上升沿
在CLK的同步，如果ADSP ADSC或低电平有效，和CE
1
，CE
2
和CE
3
采样活跃。一
[1:0]
喂2位计数器。
输入 -
字节写选择输入，低电平有效。
合格与BWE进行字节写入到SRAM中。
同步采样在CLK的上升沿。
输入 -
全局写使能输入，低电平有效。
当在CLK ，一个上升沿置位低
全球同步写操作进行的（所有字节写入，无论价值的BW
[A ： B]
和BWE ） 。
输入 -
字节写使能输入，低电平有效。
采样在CLK的上升沿。此信号必须
同步低电平进行字节写操作。
输入时钟
时钟输入。
用于捕获所有的同步输入到设备中。也用于递增
突发计数器时ADV为低电平时，一阵操作过程中。
BW
A,
BW
B
GW
BWE
CLK
CE
1
输入 -
芯片使能1输入，低电平有效。
采样在CLK的上升沿。配合使用
同步CE
2
和CE
3
选择/取消选择该设备。如果CE ADSP被忽略
1
为HIGH 。 CE
1
只有采样
当一个新的外部地址被加载。
输入 -
芯片使能2输入，高电平有效。
采样在CLK的上升沿。配合使用
同步CE
1
和CE
3
选择/取消选择该设备。 CE
2
被采样，只有当一个新的外部地址
被加载。
输入 -
芯片使能3输入，低电平有效。
采样在CLK的上升沿。配合使用
同步CE
1
和CE
2
选择/取消选择该设备。 CE
3
被采样，只有当一个新的外部地址
被加载。
输入 -
输出使能，异步输入，低电平有效。
控制的I / O引脚的方向。当
异步低电平时，I / O引脚用作输出。当拉高高， I / O引脚为三态，并采取行动
作为输入数据引脚。 OE是在一个读周期的第一时钟从一个新兴时掩蔽
取消选中状态。
CE
2
CE
3
OE
文件编号： 38-05518牧师* D
第16页3
CY7C1325G
引脚德网络nitions
（续）
名字
ADV
ADSP
I / O
描述
输入 -
超前输入信号，采样在CLK的上升沿。
当自动断言，它
同步递增在一个脉冲串周期的地址。
输入 -
地址选通的处理器，采样CLK ，低电平有效的上升沿。
当
同步置为低电平，呈现给设备地址被捕获在地址寄存器中。一
[1:0]
也被装入到该数据串计数器。当ADSP和ADSC都断言，只有ADSP是
认可。 ASDP被忽略时， CE
1
被拉高高。
输入 -
地址选通脉冲从控制器，采样CLK ，低电平有效的上升沿。
当
同步置为低电平，呈现给设备地址被捕获在地址寄存器中。一
[1:0]
也被装入到该数据串计数器。当ADSP和ADSC都断言，只有ADSP是
认可。
输入 -
ZZ “休眠”输入，高电平有效。
当一个置为高电平时，器件的非时间关键
异步“休眠”状态与数据的完整性preserved.During正常运行时，此引脚为低或
悬空。 ZZ引脚具有内部上拉下来。
I / O-
双向数据I / O线。
作为输入，它们馈入，则触发芯片上的数据寄存器
同步由CLK的上升沿。作为输出，它们提供包含在存储位置中的数据
通过在读周期的前一个时钟的上升呈现的地址指定。该
销方向由OE控制。当OE是低电平时，引脚用作输出。
高电平时， DQS和DQP
[A ： B]
被放置在一个三态条件。
电源
电源输入到该装置的核心。
地
I / O电源
供应
输入 -
STATIC
地面的装置的核心。
电源为I / O电路。
选择爆秩序。
当连接到GND选择线性突发序列。当连接到V
DD
或左
选择浮动交错突发序列。这是一个带针，并应在保持静态
设备的操作。模式引脚有一个内部上拉电阻。
未连接。
内部没有连接到芯片。
–
未连接。
内部没有连接到芯片。 NC / 9M ， NC / 18M ， NC / 36M ， NC / 72M ，
NC / 144M ， NC / 288M ， NC / 576M和NC / 1G的地址扩展引脚无内部
连接到所述管芯。
ADSC
ZZ
的DQ
DQP
A,
DQP
B
V
DD
V
SS
V
DDQ
模式
NC
NC/9M,
NC/18M
NC/36M
NC/72M,
NC/144M,
NC/288M,
NC/576M,
NC/1G
功能概述
所有同步输入通过输入寄存器控制
通过在时钟的上升沿。从最大访问延迟
在时钟的上升（T
CDV
）为6.5纳秒（ 133 - MHz器件） 。
该CY7C1325G支持系统的二级缓存
利用线性或交错突发序列。该
交错突发为了支持Pentium和i486
处理器。线性脉冲串序列适合于处理器的
即利用线性突发序列。突发顺序是
用户可选择的，并通过采样模式确定
输入。访问可以与任何处理器启动
地址选通（ ADSP ）或控制器的地址选通
（ ADSC ） 。通过突发序列地址是进步
由ADV输入控制。一个双位片上环绕
突发计数器捕获所述第一地址中的脉冲串序列
并自动递增地址的休息
突发存取。
字节写操作均合格的字节写使能
（ BWE ）和字节写选择（ BW
[A ： B]
）输入。全局写
启用（ GW ）将覆盖所有写字节输入和写入数据
所有四个字节。所有的写操作都简化片上
同步自定时写电路。
三个同步片选（ CE
1
，CE
2
，CE
3
）和一个
异步输出使能（ OE ）为方便银行
选择和输出三态控制。如果CE ADSP被忽略
1
为高。
单一的读访问
一个单一的读访问开始时，在下列条件
是满足于时钟的上升： （ 1 ） CE
1
，CE
2
和CE
3
全
持有效的;（2 ） ADSP或ADSC为低电平（如果
访问是由ADSC开始，写输入必须
在这第一个周期无效） 。地址提交给
地址输入锁存到地址寄存器和
突发计数器/控制逻辑和呈现给存储器核心。
如果OE输入为低电平时，所请求的数据会
可在数据输出一个最大值，以吨
CDV
钟后
上升。如果CE ADSP被忽略
1
为高。
文件编号： 38-05518牧师* D
第16页4
CY7C1325G
单写访问发起的ADSP
当满足以下条件，该访问被启动
满足于时钟的上升： （ 1 ） CE
1
，CE
2
，CE
3
都断言
活跃， （ 2 ） ADSP被置为低电平。地址
呈现被加载到地址寄存器和脉冲串
输入（ GW ， BWE和BW
[A ： B]
）在这个被忽略第一
时钟周期。如果写输入被置为有效（见写
周期说明表中的相应规定，指示
在下一个时钟上升写） ，相应的数据将
锁存，并写入到器件中。字节写操作是不允许的。
在字节写入， BW
A
控制DQ
A
和BW
B
控制DQ
B
.
所有I / O的一个字节中三态write.Since这是一个
常见的I / O设备，异步OE输入信号必须
被撤消，并在I / O的必须是三态的前
演示数据DQ的
s
。为安全起见，该数据
线被三态一旦写周期被检测，而不管
对OE的状态。
单写访问发起ADSC
当满足下列条件，这写访问权限启动
满足于时钟的上升： （ 1 ） CE
1
，CE
2
和CE
3
都断言
活跃的， （ 2 ） ADSC为低电平， （ 3 ） ADSP被拉高
高，和（4）的写输入信号（毛重， BWE ，和体重
[A ： B]
)
表示写访问。 ADSC被忽略，如果ADSP活跃
低。
给出的地址被加载到地址寄存器
并且该数据串计数器/控制逻辑和递送到
内存核心。呈现给DQ的信息
[A ：D ]
会
写入到指定的地址位置。字节写操作
允许的。在字节写入， BW
A
控制DQ
A
， BW
B
控制
DQ
B
。所有的I / O是三态检测到写的时候，即使是
字节写。由于这是一种常见的I / O设备时，
OE异步输入信号必须被拉高，并且
的I / O必须是三态之前，数据的表示给DQ
s
.
为安全起见，数据线处于三态一次写
循环检测，无论OE的状态。
突发序列
该CY7C1325G提供一个片上2位的环绕
在SRAM内爆计数器。该数据串计数器是由供给
A
[1:0]
，并可以按照线性或交错猝发顺序。
脉冲串顺序由MODE输入的状态来确定。
一个低电平模式选择线性突发序列。一个高
在模式选择交错突发秩序。离开
MODE悬空会导致设备默认为一个接口
阔叶爆序列。
睡眠模式
ZZ的输入引脚是一个异步输入。断言ZZ
放置的SRAM中一个节电“睡眠”模式。两
时钟周期都需要从这个“休眠”进入或退出
模式。在此模式下，数据的完整性是有保证。
访问时进入“睡眠”模式挂起并不是
认为是有效的，也不是完成操作
保证。该设备必须在进入之前，取消
在“睡眠”模式。 CE上， ADSP和ADSC必须保持
处于非活动状态吨的持续时间
ZZREC
在ZZ输入后回报
低。
.
交错突发地址表
（ MODE =浮动或V
DD
)
第一次
地址
A1, A0
00
01
10
11
第二
地址
A1, A0
01
00
11
10
第三
地址
A1, A0
10
11
00
01
第四
地址
A1, A0
11
10
01
00
线性突发地址表（ MODE = GND）
第一次
地址
A
1
, A
0
00
01
10
11
第二
地址
A
1
, A
0
01
10
11
00
第三
地址
A
1
, A
0
10
11
00
01
第四
地址
A
1
, A
0
11
00
01
10
ZZ模式电气特性
参数
I
DDZZ
t
ZZS
t
ZZREC
t
ZZI
t
RZZI
描述
休眠模式下的待机电流
设备操作ZZ
ZZ恢复时间
ZZ积极睡觉电流
ZZ无效退出休眠电流
测试条件
ZZ > V
DD
– 0.2V
ZZ > V
DD
– 0.2V
ZZ < 0.2V
此参数被采样
此参数被采样
0
2t
CYC
2t
CYC
分钟。
马克斯。
40
2t
CYC
单位
mA
ns
ns
ns
ns
文件编号： 38-05518牧师* D
第16页5
CY7C1325G
4兆位（ 256千× 18 ）流过同步
SRAM
4兆位（ 256千× 18 ）流通过同步SRAM
特点
■
■
■
■
■
■
■
■
■
■
■
■
功能说明
该CY7C1325G
[1]
是256千× 18同步高速缓存RAM
与高速微处理器与接口
最小的胶合逻辑。从时钟的上升最高的访问延迟
6.5纳秒（ 133 MHz的版本） 。 A 2位片上计数器捕获
在一阵首地址，并自动递增地址
对于突发访问的其余部分。所有的同步输入门
通过用正边沿触发的时钟输入控制寄存器
（CLK） 。同步输入包括所有地址，所有的数据
输入地址流水线芯片使能（ CE
1
） ，深度拓展
芯片启用（ CE
2
和CE
3
） ，突发控制输入（ ADSC ， ADSP ，
和ADV ） ，写入启用（ BW
[A ： B]
和BWE ）和全局写
（GW） 。异步输入包括输出使能（OE ）和
在ZZ引脚。
该CY7C1325G允许使用交错式或线性爆裂
序列，由MODE输入管脚选择。高一的选择
交错突发序列，而低选择线性爆
序列。突发的访问可以与处理器来启动
地址选通（ ADSP ）或高速缓冲存储器控制器的地址选通
（ ADSC ）的投入。
地址和芯片使注册在上升沿
时钟时，无论是地址选通处理器（ ADSP ）或地址
频闪控制器（ ADSC ）是活动的。随后爆
地址可以被内部产生由作为控制
提前销（ ADV ） 。
该CY7C1325G从+ 3.3V内核电源供电
而所有输出可与任何一个+2.5 +3.3或V单电源供电。
所有
输入
和
输出
是
JEDEC标准
JESD8-5-compatible.
256千× 18个通用I / O
3.3 V内核电源（V
DD
)
2.5 V或3.3 V的I / O电源（V
DDQ
)
快时钟到输出时间
6.5纳秒（ 133 MHz的版本）
提供高性能2-1-1-1接入速率
用户可选的突发计数器支持英特尔奔腾
交错式或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
可提供无铅100引脚TQFP封装，无铅和无
无铅的119球BGA封装
“ ZZ ”睡眠模式选项
.
逻辑框图
A 0,A1,A
模式
地址
注册
A[1:0]
ADV
CLK
BURST Q1
计数器
逻辑
CLR
Q0
ADSC
ADSP
DQ
B
， DQP
B
写注册
DQ
B
， DQP
B
写入驱动器
BW
B
内存
ARRAY
SENSE
安培
产量
缓冲器
BW
A
BWE
GW
DQ
A
， DQP
A
写注册
DQ
A
， DQP
A
写入驱动器
输入
注册
的DQ
DQP
A
DQP
B
CE
1
CE
2
CE
3
OE
启用
注册
ZZ
睡觉
控制
记
1.为了达到最佳实践建议，请参考赛普拉斯应用笔记“系统
设计指南“
on
www.cypress.com 。
赛普拉斯半导体公司
文件编号： 38-05518牧师* H
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2011年3月29日
[+ ]反馈
CY7C1325G
目录
选型指南................................................ ................ 3
引脚配置................................................ ........... 3
引脚定义................................................ .................. 4
功能概述................................................ 6 ........
单一的读访问............................................... 6
单写访问发起的ADSP ................... 6
单写访问ADSC发起................... 6
突发序列................................................ 6 .........
睡眠模式................................................ ................. 6
交错突发地址表
（ MODE =浮动或VDD ） ........................................... 7 ....
线性突发地址表（ MODE = GND） .................. 7
ZZ模式电气特性................................. 7
真值表................................................ ........................ 8
真值表进行读/写............................................ 9 ..
最大额定值................................................ ........... 10
经营范围................................................ ............. 10
电气特性............................................... 10
电容................................................. ................... 11
热阻................................................ ........ 11
开关特性.............................................. 12
时序图................................................ ............ 13
订购信息................................................ ...... 17
订购代码定义......................................... 17
包图................................................ .......... 18
与缩略语................................................. ....................... 19
文档约定................................................ 19
计量单位............................................... ........ 19
文档历史记录页............................................... .. 20
销售，解决方案和法律信息...................... 21
全球销售和设计支持....................... 21
产品................................................. ................... 21
的PSoC解决方案................................................ ......... 21
文件编号： 38-05518牧师* H
第21 2
[+ ]反馈
CY7C1325G
选购指南
描述
最大访问时间
最大工作电流
最大待机电流
133兆赫
6.5
225
40
100兆赫
8.0
205
40
单位
ns
mA
mA
销刀豆网络gurations
图1. 100引脚TQFP引脚
OE
ADSC
ADSP
ADV
A
86
85
84
83
82
BW
B
BW
A
CE
3
CE
1
CE
2
NC
NC
V
DD
V
SS
CLK
GW
A
BWE
A
99
98
97
96
95
94
93
92
91
90
89
88
87
NC
NC
NC
V
DDQ
V
SS
NC
NC
DQ
B
DQ
B
V
SS
V
DDQ
DQ
B
DQ
B
NC
V
DD
NC
V
SS
DQ
B
DQ
B
V
DDQ
V
SS
DQ
B
DQ
B
DQP
B
NC
V
SS
V
DDQ
NC
NC
NC
BYTE B
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
100
81
A
CY7C1325G
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
44
45
46
47
48
49
50
A
NC
NC
V
DDQ
V
SS
NC
DQP
A
DQ
A
DQ
A
V
SS
V
DDQ
DQ
A
DQ
A
V
SS
NC
V
DD
ZZ
DQ
A
DQ
A
V
DDQ
V
SS
DQ
A
DQ
A
NC
NC
V
SS
V
DDQ
NC
NC
NC
一个字节
38
39
40
41
42
NC/72M
NC/36M
V
DD
NC/18M
模式
A
NC/9M
A
A
A
1
A
0
V
SS
A
A
A
43
A
A
A
A
文件编号： 38-05518牧师* H
A
第21 3
[+ ]反馈
CY7C1325G
销刀豆网络gurations
（续）
图2. 119球BGA引脚
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC/288M
NC/144M
DQ
B
NC
V
DDQ
NC
DQ
B
V
DDQ
NC
DQ
B
V
DDQ
DQ
B
NC
NC
NC/72M
V
DDQ
2
A
CE
2
A
NC
DQ
B
NC
DQ
B
NC
V
DD
DQ
B
NC
DQ
B
NC
DQP
B
A
A
NC
3
A
A
A
V
SS
V
SS
V
SS
BW
B
V
SS
NC
V
SS
V
SS
V
SS
V
SS
V
SS
模式
A
NC
4
ADSP
ADSC
V
DD
NC
CE
1
OE
ADV
GW
V
DD
CLK
NC
BWE
A1
A0
V
DD
NC/36M
NC
5
A
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
NC
V
SS
BW
A
V
SS
V
SS
V
SS
NC
A
NC
6
A
CE
3
A
DQP
A
NC
DQ
A
NC
DQ
A
V
DD
NC
DQ
A
NC
DQ
A
NC
A
A
NC
7
V
DDQ
NC/576M
NC/1G
NC
DQ
A
V
DDQ
DQ
A
NC
V
DDQ
DQ
A
NC
V
DDQ
NC
DQ
A
NC
ZZ
V
DDQ
引脚德网络nitions
名字
A0, A1, A
I / O
输入 -
同步
输入 -
同步
输入 -
同步
输入 -
同步
输入时钟
输入 -
同步
输入 -
同步
输入 -
同步
描述
用于选择的256千地址位置中的一个地址输入。
取样在上升
在CLK的边缘，如果ADSP ADSC或低电平有效，和CE
1
，CE
2
和CE
3
采样活跃。
A
[1:0]
喂2位的计数器。
字节写选择输入，低电平有效。
合格与BWE进行字节写入到SRAM中。
采样在CLK的上升沿。
全局写使能输入，低电平有效。
当在CLK的上升沿置位为低，一个全球
写进行（所有字节写入，无论价值的BW
[A ： B]
和BWE ） 。
字节写使能输入，低电平有效。
采样在CLK的上升沿。此信号必须
低电平进行字节写操作。
时钟输入。
用于捕获所有的同步输入到设备中。也用于递增
突发计数器时ADV为低电平时，一阵操作过程中。
芯片使能1输入，低电平有效。
采样在CLK的上升沿。配合使用
CE
2
和CE
3
选择/取消选择该设备。如果CE ADSP被忽略
1
为HIGH 。 CE
1
只有采样
当一个新的外部地址被加载。
芯片使能2输入，高电平有效。
采样在CLK的上升沿。配合使用
CE
1
和CE
3
选择/取消选择该设备。 CE
2
被采样，只有当一个新的外部地址
被加载。
芯片使能3输入，低电平有效。
采样在CLK的上升沿。配合使用
CE
1
和CE
2
选择/取消选择该设备。 CE
3
被采样，只有当一个新的外部地址
被加载。
BW
A,
BW
B
GW
BWE
CLK
CE
1
CE
2
CE
3
OE
输入 -
输出使能，异步输入，低电平有效。
控制的I / O引脚的方向。当
异步低电平时， I / O引脚用作输出。当拉高高， I / O引脚为三态，并作为
输入数据引脚。 OE是在一个读周期的第一个时钟，从一个新兴的，当蒙面
取消选中状态。
第21 4
文件编号： 38-05518牧师* H
[+ ]反馈
CY7C1325G
引脚德网络nitions
（续）
名字
ADV
ADSP
I / O
输入 -
同步
输入 -
同步
描述
超前输入信号，采样在CLK的上升沿。
当自动断言，它
加在一个脉冲串周期的地址。
地址选通的处理器，采样CLK ，低电平有效的上升沿。
当
置为低，呈现给设备的地址被捕获在地址寄存器中。一
[1:0]
也被装入到该数据串计数器。当ADSP和ADSC都断言，只有ADSP是
认可。 ASDP被忽略时， CE
1
被拉高高。
地址选通脉冲从控制器，采样CLK ，低电平有效的上升沿。
当
置为低，呈现给设备的地址被捕获在地址寄存器中。一
[1:0]
也被装入到该数据串计数器。当ADSP和ADSC都断言，只有ADSP是
认可。
ADSC
输入 -
同步
ZZ
输入 -
ZZ “休眠”输入，高电平有效。
当一个置为高电平时，器件的非时间关键
异步“休眠”状态与数据的完整性preserved.During正常运行时，此引脚为低或
悬空。 ZZ引脚具有内部上拉下来。
I / O-
同步
双向数据I / O线。
作为输入，它们馈入，则触发芯片上的数据寄存器
由CLK的上升沿。作为输出，它们提供包含在存储位置中的数据
通过在读周期的前一个时钟的上升呈现的地址指定。该
销方向由OE控制。当OE是低电平时，引脚用作输出。
高电平时， DQS和DQP
[A ： B]
被放置在一个三态状态。
地面的装置的核心。
电源为I / O电路。
选择爆秩序。
当连接到GND选择线性突发序列。当连接到V
DD
或左
选择浮动交错突发序列。这是一个带针，并应在保持静态
设备的操作。模式引脚有一个内部上拉电阻。
未连接。
内部没有连接到芯片。
–
未连接。
内部没有连接到芯片。 NC / 9M ， NC / 18M ， NC / 36M ， NC / 72M ， NC / 144M ，
NC / 288M ， NC / 576M和NC / 1G的地址扩展引脚，内部没有连接到
模具中。
的DQ
DQP
A,
DQP
B
V
DD
V
SS
V
DDQ
模式
电源
电源输入到该装置的核心。
地
I / O电源
供应
输入 -
STATIC
NC
NC/9M,
NC/18M,
NC/36M,
NC/72M,
NC/144M,
NC/288M,
NC/576M,
NC/1G
文件编号： 38-05518牧师* H
第21 5
[+ ]反馈
CY7C1325G
4兆位（ 256K ×18 ）流通型同步SRAM
特点
256K ×18个通用I / O
3.3V核心电源（V
DD
)
2.5V或3.3V的I / O电源（V
DDQ
)
快速时钟到输出时间
- 6.5纳秒（ 133 - MHz的版本）
提供高性能2-1-1-1接入速率
用户可选的突发计数器支持Intel
奔腾
交错式或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
提供无铅100引脚TQFP封装，无铅
和非无铅119球的BGA封装
“ZZ”睡眠模式选项
功能说明
[1]
该CY7C1325G是256千×18同步高速缓存RAM
设计的高速微处理器与接口
最小的胶合逻辑。从时钟的上升最高的访问延迟
6.5纳秒（ 133 - MHz的版本） 。 2位芯片计数器捕获
在一个脉冲串的第一个地址，并递增地址automati-
对于美云的突发访问的其余部分。所有同步输入
通过用正边沿触发的控制寄存器被选通
时钟输入（ CLK ） 。同步输入包括所有
地址，所有的数据输入，地址流水线芯片使能
（ CE
1
） ，深度扩展芯片启用（ CE
2
和CE
3
） ，突发
控制输入（ ADSC ， ADSP和ADV ） ，写入启用
（ BW
[A ： B]
和BWE ）和全局写（GW） 。异步
输入包括输出使能（ OE ）和ZZ引脚。
该CY7C1325G允许使用交错式或线性爆裂
序列，由MODE输入管脚选择。一个高选择
交错的脉冲串序列，而一个低电平选择一个线性
爆序列。突发的访问可以与启动
处理器地址选通（ ADSP ）或高速缓冲存储器控制器
地址选通（ ADSC ）的投入。
地址和芯片使注册在上升沿
时钟时，无论是地址选通处理器（ ADSP ）或
地址选通脉冲控制器（ ADSC ）是活动的。随后
猝发地址可以内部产生由作为控制
前进针（ ADV ） 。
该CY7C1325G从+ 3.3V内核电源供电
而所有输出可与任何一个+2.5或+ 3.3V工作
供应量。所有输入和输出都符合JEDEC标准
JESD8-5-compatible.
逻辑框图
A0,A1,A
模式
地址
注册
A[1:0]
ADV
CLK
BURST Q1
计数器
逻辑
CLR
Q0
ADSC
ADSP
DQ
B
， DQP
B
写注册
DQ
B
， DQP
B
写入驱动器
BW
B
内存
ARRAY
SENSE
安培
产量
缓冲器
BW
A
BWE
GW
DQ
A
， DQP
A
写注册
DQ
A
， DQP
A
写入驱动器
输入
注册
的DQ
DQP
A
DQP
B
CE
1
CE
2
CE
3
OE
启用
注册
ZZ
睡觉
控制
注意：
1.对于最佳实践的建议，请参阅赛普拉斯应用笔记
系统设计指南
在www.cypress.com 。
赛普拉斯半导体公司
文件编号： 38-05518牧师* D
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年7月4日
CY7C1325G
选购指南
133兆赫
最大访问时间
最大工作电流
最大待机电流
6.5
225
40
100兆赫
8.0
205
40
单位
ns
mA
mA
销刀豆网络gurations
100引脚TQFP引脚
BW
B
BW
A
CE
3
CE
1
CE
2
NC
NC
V
DD
V
SS
CLK
OE
ADSC
ADSP
ADV
A
86
85
84
83
82
GW
A
BWE
A
A
81
99
98
97
96
95
94
93
92
91
90
89
88
NC
NC
NC
V
DDQ
V
SS
NC
NC
DQ
B
DQ
B
V
SS
V
DDQ
DQ
B
DQ
B
NC
V
DD
NC
V
SS
DQ
B
DQ
B
V
DDQ
V
SS
DQ
B
DQ
B
DQP
B
NC
V
SS
V
DDQ
NC
NC
NC
BYTE B
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
100
87
CY7C1325G
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
44
45
46
47
48
49
50
A
NC
NC
V
DDQ
V
SS
NC
DQP
A
DQ
A
DQ
A
V
SS
V
DDQ
DQ
A
DQ
A
V
SS
NC
V
DD
ZZ
DQ
A
DQ
A
V
DDQ
V
SS
DQ
A
DQ
A
NC
NC
V
SS
V
DDQ
NC
NC
NC
一个字节
38
39
40
41
42
NC/72M
NC/36M
V
DD
NC/18M
模式
A
NC/9M
A
A
A
1
A
0
V
SS
A
A
A
43
A
A
A
A
文件编号： 38-05518牧师* D
A
第16页2
CY7C1325G
销刀豆网络gurations
（续）
119球BGA引脚
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC/288M
NC/144M
DQ
B
NC
V
DDQ
NC
DQ
B
V
DDQ
NC
DQ
B
V
DDQ
DQ
B
NC
NC
NC/72M
V
DDQ
2
A
CE
2
A
NC
DQ
B
NC
DQ
B
NC
V
DD
DQ
B
NC
DQ
B
NC
DQP
B
A
A
NC
3
A
A
A
V
SS
V
SS
V
SS
BW
B
V
SS
NC
V
SS
V
SS
V
SS
V
SS
V
SS
模式
A
NC
4
ADSP
ADSC
V
DD
NC
CE
1
OE
ADV
GW
V
DD
CLK
NC
BWE
A1
A0
V
DD
NC/36M
NC
5
A
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
NC
V
SS
BW
A
V
SS
V
SS
V
SS
NC
A
NC
6
A
CE
3
A
DQP
A
NC
DQ
A
NC
DQ
A
V
DD
NC
DQ
A
NC
DQ
A
NC
A
A
NC
7
V
DDQ
NC/576M
NC/1G
NC
DQ
A
V
DDQ
DQ
A
NC
V
DDQ
DQ
A
NC
V
DDQ
NC
DQ
A
NC
ZZ
V
DDQ
引脚德网络nitions
名字
A0, A1, A
I / O
描述
输入 -
用于选择的256K地址位置中的一个地址输入。
采样上升沿
在CLK的同步，如果ADSP ADSC或低电平有效，和CE
1
，CE
2
和CE
3
采样活跃。一
[1:0]
喂2位计数器。
输入 -
字节写选择输入，低电平有效。
合格与BWE进行字节写入到SRAM中。
同步采样在CLK的上升沿。
输入 -
全局写使能输入，低电平有效。
当在CLK ，一个上升沿置位低
全球同步写操作进行的（所有字节写入，无论价值的BW
[A ： B]
和BWE ） 。
输入 -
字节写使能输入，低电平有效。
采样在CLK的上升沿。此信号必须
同步低电平进行字节写操作。
输入时钟
时钟输入。
用于捕获所有的同步输入到设备中。也用于递增
突发计数器时ADV为低电平时，一阵操作过程中。
BW
A,
BW
B
GW
BWE
CLK
CE
1
输入 -
芯片使能1输入，低电平有效。
采样在CLK的上升沿。配合使用
同步CE
2
和CE
3
选择/取消选择该设备。如果CE ADSP被忽略
1
为HIGH 。 CE
1
只有采样
当一个新的外部地址被加载。
输入 -
芯片使能2输入，高电平有效。
采样在CLK的上升沿。配合使用
同步CE
1
和CE
3
选择/取消选择该设备。 CE
2
被采样，只有当一个新的外部地址
被加载。
输入 -
芯片使能3输入，低电平有效。
采样在CLK的上升沿。配合使用
同步CE
1
和CE
2
选择/取消选择该设备。 CE
3
被采样，只有当一个新的外部地址
被加载。
输入 -
输出使能，异步输入，低电平有效。
控制的I / O引脚的方向。当
异步低电平时，I / O引脚用作输出。当拉高高， I / O引脚为三态，并采取行动
作为输入数据引脚。 OE是在一个读周期的第一时钟从一个新兴时掩蔽
取消选中状态。
CE
2
CE
3
OE
文件编号： 38-05518牧师* D
第16页3
CY7C1325G
引脚德网络nitions
（续）
名字
ADV
ADSP
I / O
描述
输入 -
超前输入信号，采样在CLK的上升沿。
当自动断言，它
同步递增在一个脉冲串周期的地址。
输入 -
地址选通的处理器，采样CLK ，低电平有效的上升沿。
当
同步置为低电平，呈现给设备地址被捕获在地址寄存器中。一
[1:0]
也被装入到该数据串计数器。当ADSP和ADSC都断言，只有ADSP是
认可。 ASDP被忽略时， CE
1
被拉高高。
输入 -
地址选通脉冲从控制器，采样CLK ，低电平有效的上升沿。
当
同步置为低电平，呈现给设备地址被捕获在地址寄存器中。一
[1:0]
也被装入到该数据串计数器。当ADSP和ADSC都断言，只有ADSP是
认可。
输入 -
ZZ “休眠”输入，高电平有效。
当一个置为高电平时，器件的非时间关键
异步“休眠”状态与数据的完整性preserved.During正常运行时，此引脚为低或
悬空。 ZZ引脚具有内部上拉下来。
I / O-
双向数据I / O线。
作为输入，它们馈入，则触发芯片上的数据寄存器
同步由CLK的上升沿。作为输出，它们提供包含在存储位置中的数据
通过在读周期的前一个时钟的上升呈现的地址指定。该
销方向由OE控制。当OE是低电平时，引脚用作输出。
高电平时， DQS和DQP
[A ： B]
被放置在一个三态条件。
电源
电源输入到该装置的核心。
地
I / O电源
供应
输入 -
STATIC
地面的装置的核心。
电源为I / O电路。
选择爆秩序。
当连接到GND选择线性突发序列。当连接到V
DD
或左
选择浮动交错突发序列。这是一个带针，并应在保持静态
设备的操作。模式引脚有一个内部上拉电阻。
未连接。
内部没有连接到芯片。
–
未连接。
内部没有连接到芯片。 NC / 9M ， NC / 18M ， NC / 36M ， NC / 72M ，
NC / 144M ， NC / 288M ， NC / 576M和NC / 1G的地址扩展引脚无内部
连接到所述管芯。
ADSC
ZZ
的DQ
DQP
A,
DQP
B
V
DD
V
SS
V
DDQ
模式
NC
NC/9M,
NC/18M
NC/36M
NC/72M,
NC/144M,
NC/288M,
NC/576M,
NC/1G
功能概述
所有同步输入通过输入寄存器控制
通过在时钟的上升沿。从最大访问延迟
在时钟的上升（T
CDV
）为6.5纳秒（ 133 - MHz器件） 。
该CY7C1325G支持系统的二级缓存
利用线性或交错突发序列。该
交错突发为了支持Pentium和i486
处理器。线性脉冲串序列适合于处理器的
即利用线性突发序列。突发顺序是
用户可选择的，并通过采样模式确定
输入。访问可以与任何处理器启动
地址选通（ ADSP ）或控制器的地址选通
（ ADSC ） 。通过突发序列地址是进步
由ADV输入控制。一个双位片上环绕
突发计数器捕获所述第一地址中的脉冲串序列
并自动递增地址的休息
突发存取。
字节写操作均合格的字节写使能
（ BWE ）和字节写选择（ BW
[A ： B]
）输入。全局写
启用（ GW ）将覆盖所有写字节输入和写入数据
所有四个字节。所有的写操作都简化片上
同步自定时写电路。
三个同步片选（ CE
1
，CE
2
，CE
3
）和一个
异步输出使能（ OE ）为方便银行
选择和输出三态控制。如果CE ADSP被忽略
1
为高。
单一的读访问
一个单一的读访问开始时，在下列条件
是满足于时钟的上升： （ 1 ） CE
1
，CE
2
和CE
3
全
持有效的;（2 ） ADSP或ADSC为低电平（如果
访问是由ADSC开始，写输入必须
在这第一个周期无效） 。地址提交给
地址输入锁存到地址寄存器和
突发计数器/控制逻辑和呈现给存储器核心。
如果OE输入为低电平时，所请求的数据会
可在数据输出一个最大值，以吨
CDV
钟后
上升。如果CE ADSP被忽略
1
为高。
文件编号： 38-05518牧师* D
第16页4
CY7C1325G
单写访问发起的ADSP
当满足以下条件，该访问被启动
满足于时钟的上升： （ 1 ） CE
1
，CE
2
，CE
3
都断言
活跃， （ 2 ） ADSP被置为低电平。地址
呈现被加载到地址寄存器和脉冲串
输入（ GW ， BWE和BW
[A ： B]
）在这个被忽略第一
时钟周期。如果写输入被置为有效（见写
周期说明表中的相应规定，指示
在下一个时钟上升写） ，相应的数据将
锁存，并写入到器件中。字节写操作是不允许的。
在字节写入， BW
A
控制DQ
A
和BW
B
控制DQ
B
.
所有I / O的一个字节中三态write.Since这是一个
常见的I / O设备，异步OE输入信号必须
被撤消，并在I / O的必须是三态的前
演示数据DQ的
s
。为安全起见，该数据
线被三态一旦写周期被检测，而不管
对OE的状态。
单写访问发起ADSC
当满足下列条件，这写访问权限启动
满足于时钟的上升： （ 1 ） CE
1
，CE
2
和CE
3
都断言
活跃的， （ 2 ） ADSC为低电平， （ 3 ） ADSP被拉高
高，和（4）的写输入信号（毛重， BWE ，和体重
[A ： B]
)
表示写访问。 ADSC被忽略，如果ADSP活跃
低。
给出的地址被加载到地址寄存器
并且该数据串计数器/控制逻辑和递送到
内存核心。呈现给DQ的信息
[A ：D ]
会
写入到指定的地址位置。字节写操作
允许的。在字节写入， BW
A
控制DQ
A
， BW
B
控制
DQ
B
。所有的I / O是三态检测到写的时候，即使是
字节写。由于这是一种常见的I / O设备时，
OE异步输入信号必须被拉高，并且
的I / O必须是三态之前，数据的表示给DQ
s
.
为安全起见，数据线处于三态一次写
循环检测，无论OE的状态。
突发序列
该CY7C1325G提供一个片上2位的环绕
在SRAM内爆计数器。该数据串计数器是由供给
A
[1:0]
，并可以按照线性或交错猝发顺序。
脉冲串顺序由MODE输入的状态来确定。
一个低电平模式选择线性突发序列。一个高
在模式选择交错突发秩序。离开
MODE悬空会导致设备默认为一个接口
阔叶爆序列。
睡眠模式
ZZ的输入引脚是一个异步输入。断言ZZ
放置的SRAM中一个节电“睡眠”模式。两
时钟周期都需要从这个“休眠”进入或退出
模式。在此模式下，数据的完整性是有保证。
访问时进入“睡眠”模式挂起并不是
认为是有效的，也不是完成操作
保证。该设备必须在进入之前，取消
在“睡眠”模式。 CE上， ADSP和ADSC必须保持
处于非活动状态吨的持续时间
ZZREC
在ZZ输入后回报
低。
.
交错突发地址表
（ MODE =浮动或V
DD
)
第一次
地址
A1, A0
00
01
10
11
第二
地址
A1, A0
01
00
11
10
第三
地址
A1, A0
10
11
00
01
第四
地址
A1, A0
11
10
01
00
线性突发地址表（ MODE = GND）
第一次
地址
A
1
, A
0
00
01
10
11
第二
地址
A
1
, A
0
01
10
11
00
第三
地址
A
1
, A
0
10
11
00
01
第四
地址
A
1
, A
0
11
00
01
10
ZZ模式电气特性
参数
I
DDZZ
t
ZZS
t
ZZREC
t
ZZI
t
RZZI
描述
休眠模式下的待机电流
设备操作ZZ
ZZ恢复时间
ZZ积极睡觉电流
ZZ无效退出休眠电流
测试条件
ZZ > V
DD
– 0.2V
ZZ > V
DD
– 0.2V
ZZ < 0.2V
此参数被采样
此参数被采样
0
2t
CYC
2t
CYC
分钟。
马克斯。
40
2t
CYC
单位
mA
ns
ns
ns
ns
文件编号： 38-05518牧师* D
第16页5
CY7C1325G
4兆位（ 256千× 18 ）流通型同步
SRAM
4兆位（ 256千× 18 ）流通型同步SRAM
特点
■
■
■
■
■
■
■
■
■
■
■
■
功能说明
该CY7C1325G是256千× 18同步高速缓存RAM
与高速微处理器与接口
最小的胶合逻辑。从时钟的上升最高的访问延迟
6.5纳秒（ 133 MHz的版本） 。 A 2位片上计数器捕获
在一阵首地址，并自动递增地址
对于突发访问的其余部分。所有的同步输入门
通过用正边沿触发的时钟输入控制寄存器
（CLK） 。同步输入包括所有地址，所有的数据
输入地址流水线芯片使能（ CE
1
） ，深度拓展
芯片启用（ CE
2
和CE
3
） ，突发控制输入（ ADSC ， ADSP ，
和ADV ） ，写入启用（ BW
[A ： B]
和BWE ）和全局写
（GW） 。异步输入包括输出使能（OE ）和
在ZZ引脚。
该CY7C1325G允许使用交错式或线性爆裂
序列，由MODE输入管脚选择。高一的选择
交错突发序列，而低选择线性爆
序列。突发的访问可以与处理器来启动
地址选通（ ADSP ）或高速缓冲存储器控制器的地址选通
（ ADSC ）的投入。
地址和芯片使注册在上升沿
时钟时，无论是地址选通处理器（ ADSP ）或地址
频闪控制器（ ADSC ）是活动的。随后爆
地址可以被内部产生由作为控制
提前销（ ADV ） 。
该CY7C1325G从+ 3.3V内核电源供电
而所有输出可与任何一个+2.5 +3.3或V单电源供电。
所有
输入
和
输出
是
JEDEC标准
JESD8-5-compatible.
256千× 18个通用I / O
3.3 V内核电源（V
DD
)
2.5 V或3.3 V的I / O电源（V
DDQ
)
快时钟到输出时间
6.5纳秒（ 133 MHz的版本）
提供高性能2-1-1-1接入速率
用户可选的突发计数器支持英特尔奔腾
交错式或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
可提供无铅100引脚TQFP封装
“ ZZ ”睡眠模式选项
逻辑框图
A 0,A1,A
模式
地址
注册
A[1:0]
ADV
CLK
BURST Q1
计数器
逻辑
CLR
Q0
ADSC
ADSP
DQ
B
， DQP
B
写注册
DQ
B
， DQP
B
写入驱动器
BW
B
内存
ARRAY
SENSE
安培
产量
缓冲器
BW
A
BWE
GW
DQ
A
， DQP
A
写注册
DQ
A
， DQP
A
写入驱动器
输入
注册
的DQ
DQP
A
DQP
B
CE
1
CE
2
CE
3
OE
启用
注册
ZZ
睡觉
控制
赛普拉斯半导体公司
文件编号： 38-05518牧师* K
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2012年10月4日
CY7C1325G
目录
选型指南................................................ ................ 3
引脚配置................................................ ........... 3
引脚定义................................................ .................. 4
功能概述................................................ 5 ........
单一的读访问............................................... 5
单写访问发起的ADSP ................... 5
单写访问ADSC发起................... 5
突发序列................................................ ......... 5
睡眠模式................................................ ................. 5
交错突发地址表................................. 6
线性突发地址表......................................... 6
ZZ模式电气特性.............................. 6
真值表................................................ ........................ 7
真值表进行读/写............................................ 8 ..
最大额定值................................................ ............. 9
经营范围................................................ ............... 9
中子软错误免疫性........................................... 9
电气特性................................................ 9
电容................................................. ................... 10
热阻................................................ ........ 10
交流测试负载和波形..................................... 11
开关特性.............................................. 12
时序图................................................ ............ 13
订购信息................................................ ...... 17
订购代码定义......................................... 17
包图................................................ .......... 18
与缩略语................................................. ....................... 19
文档约定................................................ 19
计量单位............................................... ........ 19
文档历史记录页............................................... .. 20
销售，解决方案和法律信息...................... 22
全球销售和设计支持....................... 22
产品................................................. ................... 22
的PSoC解决方案................................................ ......... 22
文件编号： 38-05518牧师* K
第22页2
CY7C1325G
选购指南
描述
最大访问时间
最大工作电流
最大待机电流
133兆赫
6.5
225
40
单位
ns
mA
mA
销刀豆网络gurations
图1. 100引脚TQFP （ 14 × 20 × 1.4毫米）引出线
BW
B
BW
A
CE
3
CE
1
CE
2
V
DD
V
SS
CLK
OE
ADSC
ADSP
ADV
A
86
85
84
83
82
GW
BWE
NC
NC
A
A
99
98
97
96
95
94
93
92
91
90
89
88
87
NC
NC
NC
V
DDQ
V
SS
NC
NC
DQ
B
DQ
B
V
SS
V
DDQ
DQ
B
DQ
B
NC
V
DD
NC
V
SS
DQ
B
DQ
B
V
DDQ
V
SS
DQ
B
DQ
B
DQP
B
NC
V
SS
V
DDQ
NC
NC
NC
BYTE B
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
100
81
A
CY7C1325G
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
44
45
46
47
48
49
50
A
NC
NC
V
DDQ
V
SS
NC
DQP
A
DQ
A
DQ
A
V
SS
V
DDQ
DQ
A
DQ
A
V
SS
NC
V
DD
ZZ
DQ
A
DQ
A
V
DDQ
V
SS
DQ
A
DQ
A
NC
NC
V
SS
V
DDQ
NC
NC
NC
一个字节
38
39
40
41
42
NC/72M
NC/36M
V
DD
NC/18M
模式
A
NC/9M
A
A
A
1
A
0
V
SS
A
A
A
43
A
A
A
A
文件编号： 38-05518牧师* K
A
第22页3
CY7C1325G
引脚德网络nitions
名字
A
0
, A
1
, A
I / O
描述
输入 -
用于选择的256千地址位置中的一个地址输入。
取样的上升沿
如果同步ADSP或ADSC为低电平， CE的CLK
1
，CE
2
和CE
3
采样活跃。一
[1:0]
喂2
位的计数器。
输入 -
字节写选择输入，低电平有效。
合格与BWE进行字节写入到SRAM中。采样
同步的在CLK的上升沿。
输入 -
全局写使能输入，低电平有效。
当在CLK的上升沿，一个全局写断言低
同步进行（所有字节写入，无论价值的BW
[A ： B]
和BWE ） 。
输入 -
字节写使能输入，低电平有效。
采样在CLK的上升沿。这个信号必须置
同步LOW进行字节写操作。
输入时钟
时钟输入。
用于捕获所有的同步输入到设备中。还用于增加爆
在ADV为低电平时，一阵操作过程中的计数器。
BW
A,
BW
B
GW
BWE
CLK
CE
1
输入 -
芯片使能1输入，低电平有效。
采样在CLK的上升沿。使用与CE联
2
同步和CE
3
选择/取消选择该设备。如果CE ADSP被忽略
1
为HIGH 。 CE
1
采样仅当一个
新的外部地址被加载。
输入 -
芯片使能2输入，高电平有效。
采样在CLK的上升沿。使用与CE联
1
同步和CE
3
选择/取消选择该设备。 CE
2
只有当一个新的外部地址被装入取样。
输入 -
芯片使能3输入，低电平有效。
采样在CLK的上升沿。使用与CE联
1
同步和CE
2
选择/取消选择该设备。 CE
3
只有当一个新的外部地址被装入取样。
输入 -
输出使能，异步输入，低电平有效。
控制的I / O引脚的方向。当低，
异步的I / O引脚用作输出。当拉高高， I / O引脚为三态，并作为输入数据
销。 OE是在读周期的第一个时钟从取消选择状态出现时被屏蔽。
输入 -
超前输入信号，采样在CLK的上升沿。
当自动断言，它
同步递增在一个脉冲串周期的地址。
输入 -
地址选通的处理器，采样CLK ，低电平有效的上升沿。
当断言
同步LOW时，呈现给设备的地址被捕获在地址寄存器中。一
[1:0]
也装
入脉冲串计数器。当ADSP和ADSC都断言，只有ADSP是公认的。 ASDP是
被忽略的时候CE
1
被拉高高。
输入 -
地址选通脉冲从控制器，采样CLK ，低电平有效的上升沿。
当断言
同步LOW时，呈现给设备的地址被捕获在地址寄存器中。一
[1:0]
也装
入脉冲串计数器。当ADSP和ADSC都断言，只有ADSP是公认的。
输入 -
ZZ “休眠”输入，高电平有效。
当在非时间关键“休眠”置为高电平时，器件
异步状态与数据的完整性preserved.During正常运行时，此引脚为低或悬空。 ZZ
引脚具有内部上拉下来。
I / O-
双向数据I / O线。
作为输入，它们馈入由所述触发芯片上的数据寄存器
CLK的同步上升沿。作为输出，它们提供由指定包含在存储位置中的数据
地址在读周期的前一个时钟的上升呈现。引脚的方向
通过OE控制。当OE是低电平时，引脚用作输出。高电平时， DQS和
DQP
[A ： B]
被放置在一个三态状态。
电源
电源输入到该装置的核心。
地
I / O电源
供应
输入 -
STATIC
–
地面的装置的核心。
电源为I / O电路。
选择爆秩序。
当连接到GND选择线性突发序列。当连接到V
DD
或悬空
选择交错突发序列。这是一个带针，并应装置运行过程中保持不变。
模式引脚有一个内部上拉电阻。
未连接。
内部没有连接到芯片。
CE
2
CE
3
OE
ADV
ADSP
ADSC
ZZ
的DQ
DQP
A,
DQP
B
V
DD
V
SS
V
DDQ
模式
NC
文件编号： 38-05518牧师* K
第22页4
CY7C1325G
引脚德网络nitions
（续）
名字
NC/9M,
NC/18M,
NC/36M,
NC/72M,
NC/144M,
NC/288M,
NC/576M,
NC/1G
I / O
–
描述
未连接。
内部没有连接到芯片。 NC / 9M ， NC / 18M ， NC / 36M ， NC / 72M ， NC / 144M ，
NC / 288M ， NC / 576M和NC / 1G的地址扩展引脚，内部没有连接到芯片。
功能概述
所有同步输入都会通过由控制输入寄存器
在时钟的上升沿。从最大接入延迟
时钟的上升（T
CDV
）为6.5纳秒（ 133 MHz器件） 。
该CY7C1325G支持系统利用二级缓存
线性或交错突发序列。交错的
爆为了支持Pentium和i486的处理器。线性
突发序列适合于采用线性脉冲串的处理器
序列。脉冲串顺序是用户可选择的，并判定
通过抽样的方式输入。访问可以与启动
或者，处理器地址选通（ ADSP ）或控制器
地址选通（ ADSC ） 。通过推进地址
突发序列由ADV输入控制。两位片上
概括突发计数器捕获的第一个地址在突发
序列和自动递增地址为休息
的突发访问。
字节写操作均合格的字节写使能
（ BWE ）和字节写选择（ BW
[A ： B]
）输入。全局写
启用（ GW ）将覆盖所有写字节输入和写入数据到所有
4个字节。所有的写操作都简化片上同步自
定时写电路。
三个同步片选（ CE
1
，CE
2
，CE
3
）和一个
异步输出使能（ OE ）为方便银行
选择和输出三态控制。如果CE ADSP被忽略
1
is
高。
适当的数据被锁存，并写入到器件中。字节
写操作是不允许的。在字节写入， BW
A
控制DQ
A
和
BW
B
控制DQ
B
。所有I / O都在一个字节write.Since三态
这是一种常见的I / O设备，异步OE输入信号
应被撤消并且所述的I / O之前必须对三态
演示数据DQ的
s
。为安全起见，该数据
线是三态的检测到一个写周期后，无论该
OE的状态。
单写访问发起ADSC
当满足下列条件，这写访问权限启动
满足于时钟的上升： （ 1 ） CE
1
，CE
2
和CE
3
都断言
活跃的， （ 2 ） ADSC为低电平， （ 3 ） ADSP被拉高
高，和（4）的写输入信号（毛重， BWE ，和体重
[A ： B]
)
表示写访问。 ADSC被忽略，如果ADSP为低电平有效。
给出的地址被加载到地址寄存器
并且该数据串计数器/控制逻辑和递送到存储器
核心内容。呈现给DQ的信息
[A ：D ]
被写入到
指定的地址位置。字节写操作是不允许的。在字节
写道， BW
A
控制DQ
A
， BW
B
控制DQ
B
。所有I / O都
当写被检测到，即使是字节写三态。由于这
是一种常见的I / O设备，异步OE输入信号必须
被撤消，并在I / O的之前必须到演示文件三态
数据DQ的塔季翁
s
。为安全起见，数据线
三态检测到一个写周期后，无论该状态的
OE 。
单一的读访问
一个单一的读访问开始时，在下列条件
是满足于时钟的上升： （ 1 ） CE
1
，CE
2
和CE
3
都断言
活性，和（2）的ADSP或ADSC被置低（如果接入是
由ADSC发起的，写的输入必须在被拉高
此第一循环）。呈现给地址输入端的地址是
锁存到地址寄存器和所述脉冲串计数器/控制
逻辑和呈现给存储器核心。如果OE输入
置为低，所请求的数据可在数据
输出是最大吨
CDV
后时钟的上升。如果ADSP被忽略
CE
1
为高。
突发序列
该CY7C1325G提供了一个片上2位回绕爆
计数器的SRAM中。突发计数器由美联储
[1:0]
和
可以按照线性或交错猝发顺序。爆
顺序由MODE输入的状态来确定。一个低电平
模式选择线性突发序列。在模式A HIGH
选择一个交错的突发订单。离开模式无关
导致器件默认为一个交错突发序列。
睡眠模式
ZZ的输入引脚是一个异步输入。断言ZZ的地方
SRAM中在功率节省“睡眠”模式。两个时钟
指令周期才能从这个“休眠”模式进入或退出。
在此模式下，数据的完整性是有保证。访问
当进入“休眠”模式挂起不被视为有效
也不是完成保证其动作。该装置
必须在进入“休眠”模式被取消。 CE设备，
ADSP和ADSC必须保持不活动T的持续时间
ZZREC
之后， ZZ输入返回低电平。
单写访问发起的ADSP
当满足以下条件，该访问被启动
满足于时钟的上升： （ 1 ） CE
1
，CE
2
，CE
3
都置为有效，
（2 ） ADSP被置为低电平。给出的地址是
加载到地址寄存器和突发输入（ GW ， BWE ，
和BW
[A ： B]
）在这第一个时钟周期被忽略。如果写
输入被置为有效（见写周期说明表
在下一个时钟上升适当状态，以指示写操作） ，则
文件编号： 38-05518牧师* K
第22页5
CY7C1325G
4兆位（ 256千× 18 ）流通型
同步SRAM
4兆位（ 256千× 18 ）流通型同步SRAM
特点
■
■
■
■
■
■
■
■
■
■
■
■
功能说明
该CY7C1325G是256千× 18同步高速缓存RAM
与高速微处理器与接口
最小的胶合逻辑。从时钟的上升最高的访问延迟
6.5纳秒（ 133 MHz的版本） 。 A 2位片上计数器捕获
在一阵首地址，并自动递增地址
对于突发访问的其余部分。所有的同步输入门
通过用正边沿触发的时钟输入控制寄存器
（CLK） 。同步输入包括所有地址，所有的数据
输入地址流水线芯片使能（ CE
1
） ，深度拓展
芯片启用（ CE
2
和CE
3
） ，突发控制输入（ ADSC ， ADSP ，
和ADV ） ，写入启用（ BW
[A ： B]
和BWE ）和全局写
（GW） 。异步输入包括输出使能（OE ）和
在ZZ引脚。
该CY7C1325G允许使用交错式或线性爆裂
序列，由MODE输入管脚选择。高一的选择
交错突发序列，而低选择线性爆
序列。突发的访问可以与处理器来启动
地址选通（ ADSP ）或高速缓冲存储器控制器的地址选通
（ ADSC ）的投入。
地址和芯片使注册在上升沿
时钟时，无论是地址选通处理器（ ADSP ）或地址
频闪控制器（ ADSC ）是活动的。随后爆
地址可以被内部产生由作为控制
提前销（ ADV ） 。
该CY7C1325G从+ 3.3V内核电源供电
而所有输出可与任何一个+2.5 +3.3或V单电源供电。
所有
输入
和
输出
是
JEDEC标准
JESD8-5-compatible.
256千× 18个通用I / O
3.3 V内核电源（V
DD
)
2.5 V或3.3 V的I / O电源（V
DDQ
)
快时钟到输出时间
6.5纳秒（ 133 MHz的版本）
提供高性能2-1-1-1接入速率
用户可选的突发计数器支持英特尔奔腾
交错式或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
可提供无铅100引脚TQFP封装
“ ZZ ”睡眠模式选项
逻辑框图
A 0,A1,A
模式
地址
注册
A[1:0]
ADV
CLK
BURST Q1
计数器
逻辑
CLR
Q0
ADSC
ADSP
DQ
B
， DQP
B
写注册
DQ
B
， DQP
B
写入驱动器
BW
B
内存
ARRAY
SENSE
安培
产量
缓冲器
BW
A
BWE
GW
DQ
A
， DQP
A
写注册
DQ
A
， DQP
A
写入驱动器
输入
注册
的DQ
DQP
A
DQP
B
CE
1
CE
2
CE
3
OE
启用
注册
ZZ
睡觉
控制
勘误表：
有关芯片勘误表的信息，请参阅
"Errata"
第20页的详细信息包括触发条件，受影响的设备，并提出了解决方法。
赛普拉斯半导体公司
文件编号： 38-05518牧师* M
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2013年6月26日
CY7C1325G
目录
选型指南................................................ ................ 3
引脚配置................................................ ........... 3
引脚定义................................................ .................. 4
功能概述................................................ 5 ........
单一的读访问............................................... 5
单写访问发起的ADSP ................... 5
单写访问ADSC发起................... 5
突发序列................................................ ......... 5
睡眠模式................................................ ................. 5
交错突发地址表................................. 6
线性突发地址表......................................... 6
ZZ模式电气特性.............................. 6
真值表................................................ ........................ 7
真值表进行读/写............................................ 8 ..
最大额定值................................................ ............. 9
经营范围................................................ ............... 9
中子软错误免疫性........................................... 9
电气特性................................................ 9
电容................................................. ................... 10
热阻................................................ ........ 10
交流测试负载和波形..................................... 11
开关特性.............................................. 12
时序图................................................ ............ 13
订购信息................................................ ...... 17
订购代码定义......................................... 17
包图................................................ .......... 18
与缩略语................................................. ....................... 19
文档约定................................................ 19
计量单位............................................... ........ 19
勘误表................................................. .............................. 20
零件编号影响.............................................. 20
产品状态................................................ ........... 20
Ram9同步/ NOBL ZZ引脚问题勘误汇总.... 20
文档历史记录页............................................... .. 21
销售，解决方案和法律信息...................... 23
全球销售和设计支持....................... 23
产品................................................. ................... 23
PSoC解决方案............................................... ....... 23
赛普拉斯开发者社区................................. 23
技术支援................................................ ..... 23
文件编号： 38-05518牧师* M
第23页2
CY7C1325G
选购指南
描述
最大访问时间
最大工作电流
最大待机电流
133兆赫
6.5
225
40
单位
ns
mA
mA
销刀豆网络gurations
图1. 100引脚TQFP （ 14 × 20 × 1.4毫米）引出线
[1]
BW
B
BW
A
CE
3
CE
1
CE
2
NC
NC
V
DD
V
SS
CLK
OE
ADSC
ADSP
ADV
A
86
85
84
83
82
GW
BWE
A
A
99
98
97
96
95
94
93
92
91
90
89
88
87
NC
NC
NC
V
DDQ
V
SS
NC
NC
DQ
B
DQ
B
V
SS
V
DDQ
DQ
B
DQ
B
NC
V
DD
NC
V
SS
DQ
B
DQ
B
V
DDQ
V
SS
DQ
B
DQ
B
DQP
B
NC
V
SS
V
DDQ
NC
NC
NC
BYTE B
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
100
81
A
CY7C1325G
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
44
45
46
47
48
49
50
A
NC
NC
V
DDQ
V
SS
NC
DQP
A
DQ
A
DQ
A
V
SS
V
DDQ
DQ
A
DQ
A
V
SS
NC
V
DD
ZZ
DQ
A
DQ
A
V
DDQ
V
SS
DQ
A
DQ
A
NC
NC
V
SS
V
DDQ
NC
NC
NC
一个字节
38
39
40
41
42
NC/72M
NC/36M
V
DD
NC/18M
模式
A
NC/9M
A
A
A
1
A
0
V
SS
A
A
A
43
A
A
A
A
记
1.勘误表：
在ZZ的引脚（引脚64 ）需要被外部连接到地面。欲了解更多信息，请参阅
"Errata"
第20页。
文件编号： 38-05518牧师* M
A
第23页3
CY7C1325G
引脚德网络nitions
名字
A
0
, A
1
, A
I / O
描述
输入 -
用于选择的256千地址位置中的一个地址输入。
取样的上升沿
如果同步ADSP或ADSC为低电平， CE的CLK
1
，CE
2
和CE
3
采样活跃。一
[1:0]
喂2
位的计数器。
输入 -
字节写选择输入，低电平有效。
合格与BWE进行字节写入到SRAM中。采样
同步的在CLK的上升沿。
输入 -
全局写使能输入，低电平有效。
当在CLK的上升沿，一个全局写断言低
同步进行（所有字节写入，无论价值的BW
[A ： B]
和BWE ） 。
输入 -
字节写使能输入，低电平有效。
采样在CLK的上升沿。这个信号必须置
同步LOW进行字节写操作。
输入时钟
时钟输入。
用于捕获所有的同步输入到设备中。还用于增加爆
在ADV为低电平时，一阵操作过程中的计数器。
BW
A,
BW
B
GW
BWE
CLK
CE
1
输入 -
芯片使能1输入，低电平有效。
采样在CLK的上升沿。使用与CE联
2
同步和CE
3
选择/取消选择该设备。如果CE ADSP被忽略
1
为HIGH 。 CE
1
采样仅当一个
新的外部地址被加载。
输入 -
芯片使能2输入，高电平有效。
采样在CLK的上升沿。使用与CE联
1
同步和CE
3
选择/取消选择该设备。 CE
2
只有当一个新的外部地址被装入取样。
输入 -
芯片使能3输入，低电平有效。
采样在CLK的上升沿。使用与CE联
1
同步和CE
2
选择/取消选择该设备。 CE
3
只有当一个新的外部地址被装入取样。
输入 -
输出使能，异步输入，低电平有效。
控制的I / O引脚的方向。当低，
异步的I / O引脚用作输出。当拉高高， I / O引脚为三态，并作为输入数据
销。 OE是在读周期的第一个时钟从取消选择状态出现时被屏蔽。
输入 -
超前输入信号，采样在CLK的上升沿。
当自动断言，它
同步递增在一个脉冲串周期的地址。
输入 -
地址选通的处理器，采样CLK ，低电平有效的上升沿。
当断言
同步LOW时，呈现给设备的地址被捕获在地址寄存器中。一
[1:0]
也装
入脉冲串计数器。当ADSP和ADSC都断言，只有ADSP是公认的。 ASDP是
被忽略的时候CE
1
被拉高高。
输入 -
地址选通脉冲从控制器，采样CLK ，低电平有效的上升沿。
当断言
同步LOW时，呈现给设备的地址被捕获在地址寄存器中。一
[1:0]
也装
入脉冲串计数器。当ADSP和ADSC都断言，只有ADSP是公认的。
输入 -
ZZ “休眠”输入，高电平有效。
当在非时间关键“休眠”置为高电平时，器件
异步状态与数据的完整性preserved.During正常运行时，此引脚为低或悬空。 ZZ
引脚具有内部上拉下来。
I / O-
双向数据I / O线。
作为输入，它们馈入由所述触发芯片上的数据寄存器
CLK的同步上升沿。作为输出，它们提供由指定包含在存储位置中的数据
地址在读周期的前一个时钟的上升呈现。引脚的方向
通过OE控制。当OE是低电平时，引脚用作输出。高电平时， DQS和
DQP
[A ： B]
被放置在一个三态状态。
电源
电源输入到该装置的核心。
地
I / O电源
供应
输入 -
STATIC
–
地面的装置的核心。
电源为I / O电路。
选择爆秩序。
当连接到GND选择线性突发序列。当连接到V
DD
或悬空
选择交错突发序列。这是一个带针，并应装置运行过程中保持不变。
模式引脚有一个内部上拉电阻。
未连接。
内部没有连接到芯片。
CE
2
CE
3
OE
ADV
ADSP
ADSC
ZZ
[2]
的DQ
DQP
A,
DQP
B
V
DD
V
SS
V
DDQ
模式
NC
记
2.勘误表：
在ZZ的引脚（引脚64 ）需要被外部连接到地面。欲了解更多信息，请参阅
"Errata"
第20页。
文件编号： 38-05518牧师* M
第23页4
CY7C1325G
引脚德网络nitions
（续）
名字
NC/9M,
NC/18M,
NC/36M,
NC/72M,
NC/144M,
NC/288M,
NC/576M,
NC/1G
I / O
–
描述
未连接。
内部没有连接到芯片。 NC / 9M ， NC / 18M ， NC / 36M ， NC / 72M ， NC / 144M ，
NC / 288M ， NC / 576M和NC / 1G的地址扩展引脚，内部没有连接到芯片。
功能概述
所有同步输入都会通过由控制输入寄存器
在时钟的上升沿。从最大接入延迟
时钟的上升（T
CDV
）为6.5纳秒（ 133 MHz器件） 。
该CY7C1325G支持系统利用二级缓存
线性或交错突发序列。交错的
爆为了支持Pentium和i486的处理器。线性
突发序列适合于采用线性脉冲串的处理器
序列。脉冲串顺序是用户可选择的，并判定
通过抽样的方式输入。访问可以与启动
或者，处理器地址选通（ ADSP ）或控制器
地址选通（ ADSC ） 。通过推进地址
突发序列由ADV输入控制。两位片上
概括突发计数器捕获的第一个地址在突发
序列和自动递增地址为休息
的突发访问。
字节写操作均合格的字节写使能
（ BWE ）和字节写选择（ BW
[A ： B]
）输入。全局写
启用（ GW ）将覆盖所有写字节输入和写入数据到所有
4个字节。所有的写操作都简化片上同步自
定时写电路。
三个同步片选（ CE
1
，CE
2
，CE
3
）和一个
异步输出使能（ OE ）为方便银行
选择和输出三态控制。如果CE ADSP被忽略
1
is
高。
在下一个时钟上升适当状态，以指示写操作） ，则
适当的数据被锁存，并写入到器件中。字节
写操作是不允许的。在字节写入， BW
A
控制DQ
A
和
BW
B
控制DQ
B
。所有I / O都在一个字节write.Since三态
这是一种常见的I / O设备，异步OE输入信号
应被撤消并且所述的I / O之前必须对三态
演示数据DQ的
s
。为安全起见，该数据
线是三态的检测到一个写周期后，无论该
OE的状态。
单写访问发起ADSC
当满足下列条件，这写访问权限启动
满足于时钟的上升： （ 1 ） CE
1
，CE
2
和CE
3
都断言
活跃的， （ 2 ） ADSC为低电平， （ 3 ） ADSP被拉高
高，和（4）的写输入信号（毛重， BWE ，和体重
[A ： B]
)
表示写访问。 ADSC被忽略，如果ADSP为低电平有效。
给出的地址被加载到地址寄存器
并且该数据串计数器/控制逻辑和递送到存储器
核心内容。呈现给DQ的信息
[A ：D ]
被写入到
指定的地址位置。字节写操作是不允许的。在字节
写道， BW
A
控制DQ
A
， BW
B
控制DQ
B
。所有I / O都
当写被检测到，即使是字节写三态。由于这
是一种常见的I / O设备，异步OE输入信号必须
被撤消，并在I / O的之前必须到演示文件三态
数据DQ的塔季翁
s
。为安全起见，数据线
三态检测到一个写周期后，无论该状态的
OE 。
突发序列
该CY7C1325G提供了一个片上2位回绕爆
计数器的SRAM中。突发计数器由美联储
[1:0]
和
可以按照线性或交错猝发顺序。爆
顺序由MODE输入的状态来确定。一个低电平
模式选择线性突发序列。在模式A HIGH
选择一个交错的突发订单。离开模式无关
导致器件默认为一个交错突发序列。
单一的读访问
一个单一的读访问开始时，在下列条件
是满足于时钟的上升： （ 1 ） CE
1
，CE
2
和CE
3
都断言
活性，和（2）的ADSP或ADSC被置低（如果接入是
由ADSC发起的，写的输入必须在被拉高
此第一循环）。呈现给地址输入端的地址是
锁存到地址寄存器和所述脉冲串计数器/控制
逻辑和呈现给存储器核心。如果OE输入
置为低，所请求的数据可在数据
输出是最大吨
CDV
后时钟的上升。如果ADSP被忽略
CE
1
为高。
睡眠模式
ZZ的输入引脚是一个异步输入。断言ZZ的地方
SRAM中在功率节省“睡眠”模式。两个时钟
指令周期才能从这个“休眠”模式进入或退出。
在此模式下，数据的完整性是有保证。访问
当进入“休眠”模式挂起不被视为有效
也不是完成保证其动作。该装置
必须在进入“休眠”模式被取消。 CE设备，
ADSP和ADSC必须保持不活动T的持续时间
ZZREC
之后， ZZ输入返回低电平。
单写访问发起的ADSP
当满足以下条件，该访问被启动
满足于时钟的上升： （ 1 ） CE
1
，CE
2
，CE
3
都置为有效，
（2 ） ADSP被置为低电平。给出的地址是
加载到地址寄存器和突发输入（ GW ， BWE ，
和BW
[A ： B]
）在这第一个时钟周期被忽略。如果写
输入被置为有效（见写周期说明表
文件编号： 38-05518牧师* M
第23页5
查看更多CY7C1325G-133AXCPDF信息
推荐型号
CE66S6
CAT28C256N-15T
CB1GLU2215533290653
CBC2012T220M-K
CYT809RS
CXOHV-AP3Y-25.000
CDB5512
COP8SGB540L8
COP8SGH628M8
CAT25C02V-1.8
CXP5080
COP8SGF6DIE7
CY7C1345F-117BGI
CS5331A-KS
CDEP149-0R4MC-H
CY7C1480V33-167AXC
CY74FCT2543CTQCTE4
CD4570
CY7C1318KV18-333BZC
CEB75-48S12
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    深圳市壹芯创科技有限公司
    QQ： 点击这里给我发消息 QQ：2880707522 复制 点击这里给我发消息 QQ：2369405325 复制

    电话：0755-82780082
    联系人：杨小姐
    地址：深圳市福田区振兴路156号上步工业区405栋3层

    CY7C1325G-133AXC
    -
    -
    -
    -
    终端采购配单精选

更多配单专家
深圳市潮南大宇电子有限公司
QQ： 点击这里给我发消息 QQ：515070148 复制 点击这里给我发消息 QQ：1078456426 复制
电话：0755-23956875\23956877
联系人：陈小姐/陈先生
地址：深圳市福田区华强北路华强广场D栋13B
CY7C1325G-133AXC
Infineon Technologies
24+
1364
N/A
终端一站式配单精选，更多型号请联系我们！！！
深圳市春涛电子有限公司
QQ： 点击这里给我发消息 QQ：996334048 复制 点击这里给我发消息 QQ：570120875 复制
电话：0755-82563615 82563213
联系人：王云
地址：深圳市华强北上步204栋五楼520室
CY7C1325G-133AXC
CYPRESS
2425+
11280
TQFP100
进口原装!优势现货!
北京首天伟业科技有限公司
QQ： 点击这里给我发消息 QQ：1584878981 复制 点击这里给我发消息 QQ：2881290686 复制

电话：010-62962871、62104931、 62106431、62104891、62104791
联系人：刘经理
地址：北京市海淀区中关村大街32号和盛嘉业大厦10层1008
CY7C1325G-133AXC
Cypress Semiconductor Corp
18+
45
100-TQFP
全新原装正品/质量有保证
深圳市科恒伟业电子有限公司
QQ： 点击这里给我发消息 QQ：2881936556 复制 点击这里给我发消息 QQ：1838629145 复制 点击这里给我发消息 QQ：1366534167 复制

电话：0755-88917652分机801-83200050
联系人：柯
地址：深圳市福田区华强北振兴华101号华匀大厦二栋五楼516室 本公司可以开13%增值税发票 以及3%普通发票！！
CY7C1325G-133AXC
CYPRESS/赛普拉斯
21+
9850
QFP-100
只做原装正品现货或订货！代理渠道订货假一赔三！
深圳市宏捷佳电子科技有限公司
QQ： 点击这里给我发消息 QQ：2885134554 复制 点击这里给我发消息 QQ：2885134398 复制

电话：0755-22669259 83214703
联系人：李先生，夏小姐
地址：深圳市福田区华强北街道华强北路上步工业区102栋618室
CY7C1325G-133AXC
CYPRESS
2116+
50000
TQFPQFP
全新原装
上海熠富电子科技有限公司
QQ： 点击这里给我发消息 QQ：565106636 复制 点击这里给我发消息 QQ：414322027 复制
电话：15026993318 // 13764057178 // 15821228847
联系人：销售部
地址：门市：上海市黄浦区北京东路668号科技京城电子市场K室//科技京城电子市场T房
CY7C1325G-133AXC
CYPRESS/赛普拉斯
2024
26000
LQFP100
上海原装现货库存，欢迎咨询合作
上海熠富电子科技有限公司
QQ： 点击这里给我发消息 QQ：892174007 复制 点击这里给我发消息 QQ：2300949663 复制 点击这里给我发消息 QQ：2719079875 复制

电话：15821228847 // 13764057178 // 15026993318
联系人：销售部
地址：门市：上海市黄浦区北京东路668号科技京城电子市场K室//科技京城电子市场T房
CY7C1325G-133AXC
CYPRESS/赛普拉斯
2024
26000
LQFP100
原装现货上海库存，欢迎咨询
深圳市维基鸿电子有限公司
QQ： 点击这里给我发消息 QQ：12979146271572952678 复制 点击这里给我发消息 QQ：1693854995 复制

电话：19520735817/13148740183
联系人：米小姐，黄小姐
地址：广东省深圳市福田区华强北赛格科技园2栋西
CY7C1325G-133AXC
CYPRESS
21+
221
出厂封装
原装现货热卖
柒号芯城电子商务（深圳）有限公司
QQ： 点击这里给我发消息 QQ：2881677436 复制 点击这里给我发消息 QQ：2881620402 复制

电话：18922805453
联系人：连
地址：福田区华强北路1019号华强广场D座23楼
CY7C1325G-133AXC
CYPRESS
2023+
700000
100-LQFP
柒号芯城跟原厂的距离只有0.07公分
深圳市创芯联盈电子有限公司
QQ： 点击这里给我发消息 QQ：2881793588 复制

电话：0755-88291559
联系人：陈泽强
地址：深圳市福田区华强北深南中路2068号华能大厦23楼2312-2313-2318
CY7C1325G-133AXC
CYPRESS/赛普拉斯
2443+
23000
一级代理专营，原装现货，价格优势
查询更多CY7C1325G-133AXC供应信息
深圳市碧威特网络技术有限公司
 复制成功！