325A
CY7C1325A/GVT71256E18
256K ×18的同步流程，通过突发SRAM
特点
快速访问时间： 7.5 ns的8
快时钟速度： 117和100兆赫
提供高性能2-1-1-1接入速率
快速OE访问时间： 4.0 ns的
3.3V -5 ％到+ 10 ％电源
2.5V或3.3V的I / O供电
除了I / O的5V容限输入
钳位二极管V
SSQ
在所有的输入和输出
常见的数据输入和数据输出
字节写使能和全局写控制
三芯片使深度扩展和地址
管道
地址，数据和控制寄存器
内部自定时写周期
突发控制引脚（交错或线性突发SE-
组成的序列）
针对便携式应用自动断电
低调的119引脚， 14毫米x 22毫米BGA （球栅
阵列）和100引脚TQFP封装
该
CY7C1325A/GVT71256E18
SRAM
集成
262,144x18 SRAM单元有先进的同步外设
全部擦除电路和一个2位计数器，用于内部突发操作。所有
同步输入端通过由一个可能的控制寄存器控
可持续的竞争，边沿触发的时钟输入（CLK） 。同步IN-
看跌期权，包括所有地址，所有的数据输入，地址流水线
芯片使能（ CE ） ，深度扩展芯片使能（ CE2和
CE2 ） ，突发控制输入（ ADSC ， ADSP和ADV ） ，写
启用（ WEL ， WEH和BWE ）和全局写（ GW ） 。
异步输入包括输出使能（ OE ）和
突发模式控制（ MODE ）和休眠模式控制（ ZZ ） 。
数据输出（ DQ ） ，通过OE启用，也asynchro-
知性。
地址和芯片使注册的AD-任
着装状态处理器（ ADSP ）或地址状态控制器
（ ADSC ）输入引脚。随后一阵地址可以跨
应受所产生的突发提前引脚（ ADV）的控制。
地址，数据输入，并写入控制记录片
启动自定时写周期。写周期可以是一个
4个字节宽的写控制输入作为控制。 Indi-
维杜阿尔字节写入允许写入单个字节。 WEL CON-
trols DQ1 - DQ8和DQP1 。 WEH控制DQ9 - DQ16和
DQP2 。 WEL和WEH可以活动仅是BWE
低。 GW是低导致被写入所有字节。
该CY7C1325A / GVT71256E18从+ 3.3V pow-工作
呃供电，所有输出工作在+ 2.5V电源。所有输入
和输出JEDEC标准JESD8-5兼容。该
器件非常适用于486 ，奔腾， 680x0上，和供电
PC系统和系统受益于广泛的同步
异步的数据总线。
功能说明
赛普拉斯同步突发SRAM系列采用高
高速，低功耗的CMOS设计采用先进的三层
多晶硅，双层金属技术。每个存储器单元
包括四个晶体管和两个高值电阻器。
选购指南
7C1325A-117
71256E18-7
最大访问时间（纳秒）
最大工作电流（mA ）
最大的CMOS待机电流（mA ）
7.5
370
10
7C1325A-100
71256E18-8
8
320
10
7C1325A-100
71256E18-9
8
320
10
7C1325A-100
71256E18-10
8
320
10
赛普拉斯半导体公司
文件编号： 38-05118修订版**
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2002年11月12日
CY7C1325A/GVT71256E18
256K ×18 （ CY7C1325A / GVT71256E18 ）功能框图
[1]
高字节
写
WEH ＃
BWE ＃
CLK
D
Q
低字节
写
WEL ＃
GW ＃
CE＃
CE2
CE2#
ZZ
OE ＃
ADSP ＃
掉电逻辑
D
Q
罗字节写
喜字节写
输出缓冲器
启用
D
Q
输入
注册
A17-A2
ADSC ＃
地址
注册
256K ×9× 2
SRAM阵列
CLR
ADV ＃
A1-A0
模式
二进制
计数器
＆放大器;逻辑
DQ1-DQ16
DQP1
DQP2
注意：
1.功能框图给出了简化设备操作。见真值表，引脚说明和时序图的详细信息。
文件编号： 38-05118修订版**
第16页2
CY7C1325A/GVT71256E18
销刀豆网络gurations
（续）
119球BGA焊球
256Kx18—CY7C1325A/GVT71256E18
顶视图
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
CCQ
NC
NC
DQ9
NC
V
CCQ
NC
DQ12
V
CCQ
NC
DQ14
V
CCQ
DQ18
NC
NC
NC
V
CCQ
2
A6
CE2
A7
NC
DQ10
NC
DQ11
NC
V
CC
DQ13
NC
DQ15
NC
DQP2
A5
A10
NC
3
A4
A3
A2
V
SS
V
SS
V
SS
BWH
V
SS
NC
V
SS
V
SS
V
SS
V
SS
V
SS
模式
A11
NC
4
ADSP
ADSC
V
CC
NC
CE
OE
ADV
GW
V
CC
CLK
NC
BWE
A1
A0
V
CC
NC
NC
5
A8
A9
A12
V
SS
V
SS
V
SS
V
SS
V
SS
NC
V
SS
BWL
V
SS
V
SS
V
SS
NC
A14
NC
6
A16
CE2
A15
DQ”P1
NC
DQ7
NC
DQ5
V
CC
NC
DQ3
NC
DQ2
NC
A13
A17
NC
7
V
CCQ
NC
NC
NC
DQ8
V
CCQ
DQ6
NC
V
CCQ
DQ4
NC
V
CCQ
NC
DQ1
NC
ZZ
V
CCQ
引脚说明
BGA引脚
QFP引脚
针
名字
TYPE
描述
4P ， 4N ，2A，3A ，37， 36 ，35， 34 ， A0 -A17
输入 -
地址：这些输入注册，必须满足的建立
图5A ，6A， 3B ，5B ，33， 32 ，100， 99 ，
围绕CLK的上升沿同步和保持时间。突发计数器
2C, 3C, 5C, 6C, 82, 81, 80, 48,
产生与A0和A1 ，在相关的内部地址
2R ， 6R ， 2T ， 3T ， 47 ， 46 ， 45 ， 44 ，
突发周期和等待周期。
5T, 6T
49, 50
5L ， 3G
93, 94
WEL ，
WEH
输入 -
字节写使能：字节写使能为低表示写周期
同步和高表示读周期。 WEL控制DQ1 - DQ8和DQP1 。
WEH控制DQ9 - DQ16和DQP2 。数据I / O为高阻抗
ANCE如果这两个输入都是低电平，通过空调被BWE
低。
输入 -
写使能：此低电平输入门字节写操作
周围的上升沿同步，并且必须满足的建立时间和保持时间
CLK 。
输入 -
全局写：此低电平输入允许一个完整的18位写入
同步出现独立的BWE和文行，必须满足
建立和保持周围CLK的上升沿时间。
输入 -
时钟：这个信号寄存器的地址，数据，芯片启用，写
同步控制，并在其上升沿突发控制输入。所有同步
输入必须满足建立和保持全天候的上升时间
边缘。
4M
87
BWE
4H
88
GW
4K
89
CLK
文件编号： 38-05118修订版**
第16页4
CY7C1325A/GVT71256E18
引脚说明
（续）
BGA引脚
4E
6B
2B
4F
4G
QFP引脚
98
92
97
86
83
针
名字
CE
CE2
CE2
OE
ADV
TYPE
描述
输入 -
芯片使能：此低电平输入用于启动设备
同步和门ADSP 。
输入 -
芯片使能：此低电平输入用于启动设备。
同步
输入 -
芯片使能：此高电平输入，用来使能的设备。
同步
输入
输出使能：此低电平有效的异步输入使
数据输出驱动器。
输入 -
处理进展：该低电平输入，用于控制所述
内部同步突发计数器。在这个引脚上产生等待周期（无
地址前进） 。
输入 -
地址状态处理器：此低电平输入，以及CE
同步是低，导致一种新的外部地址进行登记和
读周期是使用新的地址发起的。
输入 -
地址状态控制器：此低电平输入，使设备
同步被取消或与新的外部地址选定为
注册。一个读或写周期，这取决于写入启动
控制输入。
输入 -
STATIC
输入 -
Asynchro-
常识
输入/
产量
模式：输入选择的突发序列。的低电平引脚
选择线性突发。数控或HIGH该引脚上选择交错
爆裂。
打盹：此高电平输入将器件置于低功率变
消耗待机模式。对于正常操作，该输入必须是
低或NC （无连接） 。
数据输入/输出：低字节是DQ1 - DQ8 。高字节是DQ9-
DQ16 。输入数据必须满足建立和保持周围的上升时间
CLK的边缘。
奇偶校验输入/输出： DQP1是奇偶校验位DQ1 - DQ8和DQP2
是奇偶校验位DQ9 - DQ16 。
电源： + 3.3V -5 ％到+ 10 ％
接地：接地
4A
84
ADSP
4B
85
ADSC
3R
31
模式
7T
64
ZZ
7P ， 6N ， 6L ， 7K ， 58 ， 59 ， 62 ， 63 ，
6H ， 7G ， 6F ， 7E ， 68 ， 69 ， 72 ， 73 ， 8 ，
1D ，2E， 2G， 1H， 9，12， 13 ， 18，19，
2K， 1L， 2M ，1N
22, 23
6D ， 2P
4C ， 2J ， 4J ， 6J ，
4R
3D ，5D， 3E ，5E，
3F ， 5F ， 5G ， 3H ，
5H ， 3K ， 5K ， 3L ，
3M ，5M， 3N ， 5N，
3P, 5P
74, 24
15, 41,65, 91
17, 40, 67, 90
DQ1-
DQ16
DQP1,
DQP2
V
CC
V
SS
输入/
产量
供应
地
1A ，7A ， 1F ， 7F ， 4 ， 11 ， 20 ， 27 ， 54 ，
1J， 7J ，1M， 7M，
61, 70, 77
1U, 7U
5, 10, 21, 26, 55,
60, 71, 76
图1B ，图7B，图1C ，图7C，图1-3， 6，7， 14，16，
2D ， 4D ， 7D ， 1E ， 25 ， 28-30 ， 38 ，
6E ， 2F ， 1G ， 6G ， 39 ， 42 ， 43 ， 51-
2H ， 7H ， 3J ， 5J ， 53 ， 56 ， 57 ， 66 ，
1K ，6K， 2L ，4L， 75 ， 78 ，79， 80 ，
7L ，6M， 2N， 7N ，
95, 96
1P ， 6P ， 1R，5R，
7R ，1T， 4T， 2U，
3U, 4U, 5U, 6U
V
CCQ
I / O电源
输出缓冲器电源： + 2.5V （从2.375V至V
CC
)
V
SSQ
NC
I / O接地
-
输出缓冲地：GND
无连接：这些信号没有内部连接。
文件编号： 38-05118修订版**
第16页5
QQ：2881677436 复制
