【CY7C1310BV18CY7C1910BV18CY7C1312BV18CY7C1314BV1818】,IC型号CY7C1312BV18,CY7C1312BV18 PDF资料,CY7C1312BV18经销商,ic,电子元器件-51电子网

CY7C1310BV18

CY7C1910BV18

CY7C1312BV18

CY7C1314BV18

18 - Mbit的QDR -II SRAM 2字

突发架构

特点

分开独立的读取和写入数据端口

支持并发事务

■

250 MHz时钟实现高带宽

■

2字突发所有访问

■

双倍数据速率（ DDR ）的读取和写入端口接口

（在500MHz数据传输） @ 250 MHz的

■

两个输入时钟（ K和K ）用于精确DDR定时

SRAM仅使用上升沿

■

功能说明

该CY7C1310BV18 ， CY7C1910BV18 ， CY7C1312BV18和

CY7C1314BV18是1.8V同步SRAM的流水线，

配备了QDR -II架构。 QDR- II架构

由两个单独的端口，以存取存储器阵列。该

读端口有专用的数据输出来支持读操作

和写端口有专用的数据输入来支持写

操作。 QDR -II架构具有独立的数据输入和

数据输出完全消除需要“掉头”

与普通的IO设备所需的数据总线。访问每个

端口是通过一个共同的地址总线来实现的。读

地址被锁在K时钟和写的上升沿

地址被锁在K时钟的上升沿。存取

在QDR -II读写端口是完全独立的

另一个。为了最大限度地提高数据吞吐量，同时读取和写入

端口都配备了双数据速率（ DDR ）接口。

每个地址位置与两个8位字相关联的

（ CY7C1310BV18 ），9位字（ CY7C1910BV18 ）， 18位字

（ CY7C1312BV18 ），或36位字（ CY7C1314BV18 ），该脉冲串

依次移入或移出器件。因为数据被转移

进入和离开设备的两个输入端的每个上升沿

时钟（K和K ，C3和C4 ），最大限度地提高存储器带宽

同时简化系统设计，消除公交车

“关变通。 ”

深度扩展完成与端口选择为每个端口。

端口选择使每个端口独立运作。

所有同步输入都会通过由控制输入寄存器

K或K输入时钟。所有数据输出通过输出

在C或C （或K或K在一个时钟控制寄存器

域）的输入时钟。写操作都带有片上进行

同步自定时写电路。

两个输入时钟的输出数据（ C和C ），以减少时钟

偏差和飞行时间的不匹配

在高速路时钟（ CQ和CQ ）简化了数据采集

系统

单复用地址输入总线锁存地址输入

为读写端口

单独的端口选择深度扩张

同步内部自定时写入

可用在×8 ， ×9中，x 18和x 36的配置

完整的数据一致性，提供最新的数据

核心V

DD

= 1.8V （ ± 0.1V ） ; I / O V

DDQ

= 1.4V至V

DD

■

可提供165球FBGA封装（ 13 ×15 ×1.4 MM）

■

提供两种无铅和无无铅封装

■

可变驱动HSTL输出缓冲器

JTAG 1149.1兼容的测试访问端口

延迟锁定环（DLL ），用于精确的数据放置

CON连接gurations

CY7C1310BV18 - 2M ×8

CY7C1910BV18 - 2M ×9

CY7C1312BV18 - 1M ×18

CY7C1314BV18 - 512K ×36

选购指南

250兆赫

最大工作频率

最大工作电流

250

600

200兆赫

200

550

167兆赫

167

500

单位

兆赫

mA

赛普拉斯半导体公司

文件编号： 38-05619牧师* E

198冠军苑

圣荷西

,

CA 95134-1709

408-943-2600

修订后的2007年7月15日

CY7C1310BV18

CY7C1910BV18

CY7C1312BV18

CY7C1314BV18

逻辑框图（ CY7C1310BV18 ）

D

[7:0]

8

阅读添加。解码

写添加。解码

A

(19:0)

20

地址

注册

写

REG

1M ×8的阵列

写

REG

1M ×8的阵列

地址

注册

20

A

(19:0)

K

CLK

将军

控制

逻辑

RPS

C

CQ

DOFF

读取数据寄存器。

16

V

REF

WPS

NWS

[1:0]

8

控制

逻辑

8

注册。

8

CQ

Q

[7:0]

QVLD

逻辑框图（ CY7C1910BV18 ）

D

[8:0]

9

阅读添加。解码

写添加。解码

A

(19:0)

20

地址

注册

写

REG

1M ×9阵列

写

REG

1M ×9阵列

地址

注册

20

A

(19:0)

K

CLK

将军

控制

逻辑

RPS

C

CQ

DOFF

读取数据寄存器。

18

V

REF

WPS

BWS

[0]

9

控制

逻辑

9

注册。

9

CQ

Q

[8:0]

QVLD

文件编号： 38-05619牧师* E

第28 2

CY7C1310BV18

CY7C1910BV18

CY7C1312BV18

CY7C1314BV18

逻辑框图（ CY7C1312BV18 ）

D

[17:0]

18

阅读添加。解码

写添加。解码

A

(18:0)

19

地址

注册

写

REG

512K ×18阵列

写

REG

512K ×18阵列

地址

注册

19

A

(18:0)

K

CLK

将军

控制

逻辑

RPS

C

CQ

DOFF

读取数据寄存器。

36

V

REF

WPS

BWS

[1:0]

18

控制

逻辑

18

注册。

18

CQ

Q

[17:0]

QVLD

逻辑框图（ CY7C1314BV18 ）

D

[35:0]

36

阅读添加。解码

写添加。解码

A

(17:0)

18

地址

注册

写

REG

256K ×36阵列

写

REG

256K ×36阵列

地址

注册

18

A

(17:0)

K

CLK

将军

控制

逻辑

RPS

C

CQ

DOFF

读取数据寄存器。

72

V

REF

WPS

BWS

[3:0]

36

控制

逻辑

36

注册。

36

CQ

Q

[35:0]

QVLD

文件编号： 38-05619牧师* E

第28 3

CY7C1310BV18

CY7C1910BV18

CY7C1312BV18

CY7C1314BV18

销刀豆网络gurations

165球FBGA （ 13 ×15 ×1.4 MM）引脚

CY7C1310BV18 （ 2M ×8 ）

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

CQ

NC

DOFF

NC

TDO

2

NC/72M

NC

D4

NC

D5

V

REF

NC

Q6

NC

D7

NC

TCK

3

A

NC

Q4

NC

Q5

V

DDQ

NC

D6

NC

Q7

A

4

WPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

5

NWS

1

NC/288M

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

6

K

A

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

A

C

7

NC/144M

NWS

0

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

8

RPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

9

A

NC

V

DDQ

NC

A

10

NC/36M

NC

D2

NC

V

REF

Q1

NC

TMS

11

CQ

Q3

D3

NC

Q2

NC

ZQ

D1

NC

Q0

D0

NC

TDI

CY7C1910BV18 （ 2M ×9 ）

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

CQ

NC

DOFF

NC

TDO

2

NC/72M

NC

D5

NC

D6

V

REF

NC

Q7

NC

D8

NC

TCK

3

A

NC

Q5

NC

Q6

V

DDQ

NC

D7

NC

Q8

A

4

WPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

5

NC

NC/288M

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

6

K

A

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

A

C

7

NC/144M

BWS

0

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

8

RPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

9

A

NC

V

DDQ

NC

A

10

NC/36M

NC

D3

NC

V

REF

Q2

NC

D0

TMS

11

CQ

Q4

D4

NC

Q3

NC

ZQ

D2

NC

Q1

D1

NC

Q0

TDI

文件编号： 38-05619牧师* E

第28 4

CY7C1310BV18

CY7C1910BV18

CY7C1312BV18

CY7C1314BV18

销刀豆网络gurations

（续）

165球FBGA （ 13 ×15 ×1.4 MM）引脚

CY7C1312BV18 （ 1M ×18 ）

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

CQ

NC

DOFF

NC

TDO

2

Q9

NC

D11

NC

Q12

D13

V

REF

NC

Q15

NC

D17

NC

TCK

3

D9

D10

Q10

Q11

D12

Q13

V

DDQ

D14

Q14

D15

D16

Q16

Q17

A

4

WPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

5

BWS

1

NC

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

6

K

A

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

A

C

7

NC/288M

BWS

0

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

8

RPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

9

A

NC

V

DDQ

NC

A

10

NC/72M

NC

Q7

NC

D6

NC

V

REF

Q4

D3

NC

Q1

NC

D0

TMS

11

CQ

Q8

D8

D7

Q6

Q5

D5

ZQ

D4

Q3

Q2

D2

D1

Q0

TDI

NC / 144M NC / 36M

CY7C1314BV18 （ 512K ×36 ）

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

CQ

Q27

D27

D28

Q29

Q30

D30

DOFF

D31

Q32

Q33

D33

D34

Q35

TDO

2

Q18

Q28

D20

D29

Q21

D22

V

REF

Q31

D32

Q24

Q34

D26

D35

TCK

3

D18

D19

Q19

Q20

D21

Q22

V

DDQ

D23

Q23

D24

D25

Q25

Q26

A

4

WPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

5

BWS

2

BWS

3

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

6

K

A

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

A

C

7

BWS

1

BWS

0

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

8

RPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

9

10

11

CQ

Q8

D8

D7

Q6

Q5

D5

ZQ

D4

Q3

Q2

D2

D1

Q0

TDI

NC / 288M NC / 72M

NC / NC 36M / 144M

D17

Q17

D16

Q16

Q15

D14

Q13

VDDQ

D12

Q12

D11

D10

Q10

Q9

A

Q7

D15

D6

Q14

D13

V

REF

Q4

D3

Q11

Q1

D9

D0

TMS

文件编号： 38-05619牧师* E

第28 5

CY7C129*DV18/CY7C130*DV25

CY7C130*BV18/CY7C130*BV25/CY7C132*BV25

CY7C131 * BV18 / CY7C132 * BV18 / CY7C139 * BV18

CY7C191 * BV18 / CY7C141 * AV18 / CY7C142 * AV18 /

CY7C151 * V18 / CY7C152 * V18

勘误表修订： * C

2007年5月2日

RAM9 QDR -I / DDR -I / QDR - II / DDR- II勘误表

本文档介绍了DOFF问题QDRII / DDRII和输出缓冲器和JTAG的问题

QDRI / DDRI / QDRII / DDRII 。详细信息包括触发条件，可能的解决方法和硅修订的适用性。

本文件应该被用来比较各自的数据表中的设备完全描述的设备

功能。

请联系您当地的赛普拉斯销售代表的固定设备和其他问题的可用性。

受影响的设备

密度&修订

9MB - Ram9 （ 90纳米）

18MB - Ram9 （ 90纳米）

产品编号

CY7C130*DV25

CY7C129*DV18

CY7C130*BV18

CY7C130*BV25

CY7C132*BV25

CY7C131*BV18

CY7C132*BV18

CY7C139*BV18

CY7C191*BV18

CY7C141*AV18

CY7C142*AV18

CY7C151*V18

CY7C152*V18

架构

QDRI / DDRI

QDRII

QDRI / DDRI

18MB - Ram9 （ 90纳米）

QDRII / DDRII

36MB - Ram9 （ 90纳米）

72MB -Ram9 （ 90纳米）

表1中。

受影响的设备列表

QDRII / DDRII

产品状态

所有上述密度和修订都在样品以及批量生产。

QDR / DDR DOFF引脚，输出缓冲和JTAG问题勘误汇总

下表定义的问题，并针对这些影响了不同设备的修复状态。

项

问题

设备

修复状态

1.

DOFF引脚用于使能/禁止

abling内的DLL电路

SRAM 。要启用该DLL电路，

DOFF引脚必须由外部捆绑

HIGH 。在QDR - II / DDR- II器件

有内部下拉电阻

~5K

。外部上拉的值

电阻应为500

或更少

为了保证DLL被启用。

9MB - “D”版本 - Ram9

18MB - “B”版本 - Ram9

36MB - “A”版本 - Ram9

72MB - Ram9

QDR - II / DDR- II器件

此修复程序涉及拆除在 -

在ternal下拉电阻

DOFF引脚。此修复程序已im-

执行完成的全新改版

而现在可用。

赛普拉斯半导体公司

文件编号： 001-06217修订版* C

198冠军苑

圣荷西

,

CA 95134-1709

408-943-2600

修改后： - 2007年5月2日

项

问题

设备

修复状态

2.

O / P缓冲区进入锁定unde-

罚款的状态后控制或时钟

悬空。不正确的读/写

访问可以在设备上进行

直到一个空读被执行。

在JTAG的EXTEST功能

当输入一个K时钟是浮动的测试失败

在JTAG模式。

9MB - “D”版本 - Ram9

18MB - “B”版本 - Ram9

36MB - “A”版本 - Ram9

72MB - Ram9

QDR -I / DDR -I /

QDR - II / DDR- II器件

9MB - “D”版本 - Ram9

18MB - “B”版本 - Ram9

36MB - “A”版本 - Ram9

72MB - Ram9

QDR -I / DDR -I /

QDR - II / DDR- II器件

此修复程序已实施的

新版本，现在可用

能。

3.

此修复程序涉及绕开ZQ

电路， JTAG模式。这是

通过覆盖ZQ circuit-完成

Ry的由JTAG信号。此修复程序有

在新的重新实施

愿景和现在可用。

表2.问题定义和修复状态不同的设备

1. DOFF引脚问题

问题定义

这个问题涉及的DLL不能接通正常，如果一个大电阻时（例如： -10K

）作为一个外部上拉

电阻器以启用该DLL。如果一个10K

或更高的上拉电阻在外部使用时，上DOFF的电压不

高到足以使DLL。

受影响的参数

该设备的功能将受到影响，因为DLL的是不是正确接通。当DLL

启用后，所有的AC和DC参数上的数据表得到满足。

触发条件（S ）

拥有一个10K

以上外接上拉电阻禁用DOFF引脚。

范围的影响

此问题会改变QDRII / DDRII设备的正常功能，当DLL被禁用。

发行说明的

图1

示出了DOFF引脚电路，其内部5K

内部电阻。计划中的解决办法是禁用

内部5K

泄密者。

图1. DOFF引脚与5K

内部电阻

替代方法

文件编号： 001-06217修订版* C

第2页8

解决方法是有外部上拉电阻的DOFF引脚低的值（推荐值是

<500

）。当DOFF销从多个QDR装置通过相同的上拉电阻器上连接

电路板时，建议这DOFF引脚直接连接到Vdd由于较低的有效

由于"leakers"电阻是并联的。

图2

显示建议的解决方法和计划的修正。

图2.建议的解决方法与500

外部上拉

修复状态

费克斯涉及取消对DOFF引脚内部下拉电阻。此修复程序已在实施

现已全新改版和。新修订的现有版本的增量。以下

表中列出了受影响的设备，目前的修订和修复后的新版本。

当前版本

CY7C129*DV18

CY7C131*BV18

CY7C132*BV18

CY7C139*BV18

CY7C191*BV18

CY7C141*AV18

CY7C142*AV18

CY7C151*V18

CY7C152*V18

表3.受影响的设备列表和新的修改过程

修复后的新版本

CY7C129*EV18

CY7C131*CV18

CY7C132*CV18

CY7C139*CV18

CY7C191*CV18

CY7C141*BV18

CY7C142*BV18

CY7C151*AV18

CY7C152*AV18

2.输出缓冲期

赛普拉斯半导体公司，是2005年。本文所含信息如有更改，恕不另行通知。赛普拉斯半导体公司对使用任何责任

比电路体现在赛普拉斯产品以外的任何电路。它也没有传达或暗示根据专利或其他权利的任何许可。赛普拉斯产品不保证，也不打算成为

用于医疗，生命支持，救生，关键控制或安全应用程序，除非根据与赛普拉斯签订明确的书面协议。此外，赛普拉斯不授权将其

产品用作生命支持系统故障或故障可合理地预期会导致显著的伤害到用户的关键组成部分。赛普拉斯的

产品用于生命支持系统中，则表示制造商应承担因使用的所有风险，并赔偿赛普拉斯由此产生的一切费用。

问题定义

这个问题涉及进入了一个身份不明的状态下的输出缓冲器，当输入信号（仅控制信号

或时钟）复位后开机内存控制器或初始化期间是浮动的。

受影响的参数

没有定时参数都受影响。该装置可驱动该输出端，即使在读操作是不

启用。一个虚拟执行读操作时要消除这种情况。

触发条件（S ）

输入信号（即RPS ＃的QDR -I / QDRII ， WE＃和DDR -I / DDRII LD ＃）或时钟（K / K ＃和/或C / C ＃）

复位后开机内存控制器或初始化期间是浮动的。

范围的影响

这个问题将危及任何数量的写入或读取其采取的控制或时钟发生后留下

浮动。这可以在SRAM的访问发生在任何地方（从存储设备的功率达一路

跃迁发生用于读/写访问的存储装置），如果在上述的触发条件被满足。

发行说明的

科幻gure 3

显示输出寄存器复位电路的SR锁存器盘旋。此闩锁有两个输入端与一个

他们的一些逻辑受时钟和RPS ＃（ QDR ）或WE＃和LD ＃（ DDR ）。该问题未来

当时钟毛刺/与对照浮动切换发生。这将导致SR锁存器必须考虑到

一个身份不明的状态。 SR锁存器将需要由一个虚设的读操作被复位，如果发生这种情况。

SR锁存器

图3.输出寄存器复位电路

替代方法

这是可行的只有如果客户有复位存储器或初始化期间满足触发条件

上电后控制器。为了解决方法正确执行，赛普拉斯建议插入

最低16的“假”来写任何先前读操作到主板上的每个SRAM器件

有意义的数据到SRAM 。这一个“虚拟”读操作后，设备将正确执行。

“虚拟” READ被定义为一读操作到不意味着以检索所需的数据的设备。该

“虚拟” READ可以在SRAM中的任何地址的位置。请参阅

图4

对于虚拟读取implemen-

塔季翁。

文件编号： 001-06217修订版* C

第4页8

在多个静态存储器具有多个RPS ＃线被用于系统中，一个伪读操作将必须是

在董事会上的每SRAM进行。下面是活动的，可以进行，例如，序列

有效的访问之前，可以在SRAM中进行。

1 ）初始化内存控制器

2）断言的RPS ＃低对每个存储器装置的

注意：

用于与×9总线配置的所有设备，以下序列需要被执行的：

1 ）对于72M / 36M / 18M X9设备分别驱动地址引脚A2 / A10 / A3低，执行假

读取。

2 ）对于72M / 36M / 18M X9设备驱动地址引脚A2 / A10 / A3高分别进行假

读取。

如果客户在正常使用的内存满足触发条件，那么有没有解决方法

这一点。

K

/K

QDRII操作

/ RPS

地址

A

DATAOUT （ Q）

C

Q（ A）

E

Q(A+1)

Q（ C）

Q(C+1)

G

Q（ E）

Q(E+1)

WE＃

地址

DATAOUT （ Q）

假读

DDRII操作

A

C

DQ （ A）

E

DQ

(A+1)

DQ （ C）

DQ

(C+1)

G

DQ

DQ （ E）

(E+1)

图4.虚拟读取执行

修复状态

此修复程序已实施的新修订版，现在可。新改版的增量

现有的版本。请参照表4为受影响的设备的列表，当前版本和新

修复后的版本。

3. JTAG模式问题

问题定义

如果输入时钟（K时钟）悬空时，该设备是在JTAG模式，杂散的高频噪声

这个输入可以由设备为有效的时钟进行解释。这可能会导致阻抗匹配电路

（ ZQ ）的QDR / DDR设备的定期加载本身不正确的值。在这些不正确的值

ZQ寄存器可以强制输出为高阻状态。该ZQ电路至少需要1000有效

一个K时钟周期来驱动高阻抗输出到低阻抗水平。

受影响的参数

文件编号： 001-06217修订版* C

第5页8

初步

CY7C1310BV18

CY7C1910BV18

CY7C1312BV18

CY7C1314BV18

18 - Mbit的QDR -II SRAM 2字

突发架构

特点

单独的独立读写数据端口

- 支持并发事务

200 - MHz时钟实现高带宽

2字突发所有访问

双倍数据速率（ DDR ）的读取和接口

写端口（数据为400 MHz的传输） @ 200 MHz的

两个输入时钟（ K和K ）用于精确DDR定时

- SRAM仅使用上升沿

功能说明

该CY7C1310BV18 ， CY7C1910BV18 ， CY7C1312BV18和

CY7C1314BV18是1.8V同步SRAM的流水线，

配备了QDR -II架构。 QDR- II架构

由两个单独的端口，以存取存储器阵列。

读端口有专用的数据输出来支持读

操作和写端口则有专用的数据输入到

支持写操作。 QDR -II架构具有独立的

数据输入和数据输出，完全省去了

到“掉头”共同需要的数据总线I / O

设备。访问每个端口通过完成

常见的地址总线。读出的地址被锁存的

K个时钟和写地址的上升沿被锁存

K个时钟的上升沿。访问的QDR -II阅读

和写端口是完全相互独立的。在

为了最大限度地提高数据吞吐量，同时读取和写入端口

配备了双数据速率（ DDR ）接口。每

地址位置与两个8位字相关联的

（ CY7C1310BV18 ）或9位字（ CY7C1910BV18 ）或18位

字（ CY7C1312BV18 ）或36位字（ CY7C1314BV18 ）

该脉冲串依次移入或移出器件。因为数据可以

待转移进和移出器件在每个上升沿

两个输入时钟（K和K和C和C），内存带宽

同时简化系统设计，消除最大化

巴士“开通变通。 ”

深度扩展完成与港口选择各

端口。端口选择允许每个端口独立运作。

所有同步输入通过输入寄存器控制

由K或K输入时钟。所有数据输出通过输出

在C或C （或K或K在一个时钟控制寄存器

域）的输入时钟。写操作都带有片上进行

同步自定时写电路。

两个输出时钟（ C和C ）占时钟偏移

和飞行时间的不匹配

回波时钟（ CQ和CQ ）简化了数据采集的

高速系统

单复用地址输入总线地址锁存

输入，读取和写入端口

独立的端口选择深度扩张

同步内部自定时写入

提供X8 ， X9 ， X18 ， X36和配置

完整的数据一致性，提供最新的数据

=核心V

DD

= 1.8V （ ± 0.1V ） ; I / O V

DDQ

= 1.4V至V

DD

15 × 17 × 1.4毫米1.0毫米间距FBGA封装， 165球

（ 11 × 15矩阵）

可变驱动HSTL输出缓冲器

JTAG 1149.1兼容的测试访问端口

延迟锁定环（ DLL ），用于精确的数据放置

CON连接gurations

CY7C1310BV18 - 2M ×8

CY7C1910BV18 - 2M ×9

CY7C1312BV18 - 1M ×18

CY7C1314BV18 - 512K ×36

赛普拉斯半导体公司

文件编号： 38-05619牧师**

3901北一街

圣荷西

,

CA 95134

408-943-2600

修订后的2004年7月23日

初步

逻辑框图（ CY7C1310BV18 ）

D

[7:0]

8

写

REG

1M ×8的阵列

写添加。解码

CY7C1310BV18

CY7C1910BV18

CY7C1312BV18

CY7C1314BV18

20

阅读添加。解码

A

(19:0)

地址

注册

写

REG

1M ×8的阵列

地址

注册

20

A

(19:0)

K

CLK

将军

控制

逻辑

RPS

C

DOFF

读取数据寄存器。

16

控制

逻辑

8

注册。

8

注册。

8

注册。

CQ

V

REF

WPS

NWS

[1:0]

8

Q

[7:0]

逻辑框图（ CY7C1910BV18 ）

D

[8:0]

9

写

REG

1M ×9阵列

写添加。解码

20

阅读添加。解码

A

(19:0)

地址

注册

写

REG

1M ×9阵列

地址

注册

20

A

(19:0)

K

CLK

将军

控制

逻辑

RPS

C

DOFF

读取数据寄存器。

18

控制

逻辑

9

注册。

9

注册。

9

CQ

V

REF

WPS

BWS

[0]

9 Q

[8:0]

文件编号： 38-05619牧师**

第23页2

初步

逻辑框图（ CY7C1312BV18 ）

D

[17:0]

18

写

REG

512K ×18阵列

写添加。解码

CY7C1310BV18

CY7C1910BV18

CY7C1312BV18

CY7C1314BV18

19

阅读添加。解码

A

(18:0)

地址

注册

写

REG

512K ×18阵列

地址

注册

19

A

(18:0)

K

CLK

将军

控制

逻辑

RPS

C

DOFF

读取数据寄存器。

36

控制

逻辑

18

注册。

18

注册。

18

注册。

CQ

V

REF

WPS

BWS

[1:0]

18

Q

[17:0]

逻辑框图（ CY7C1314BV18 ）

D

[35:0]

36

写

REG

256K ×36阵列

写添加。解码

18

阅读添加。解码

A

(17:0)

地址

注册

写

REG

256K ×36阵列

地址

注册

18

A

(17:0)

K

CLK

将军

控制

逻辑

RPS

C

DOFF

读取数据寄存器。

72

控制

逻辑

36

注册。

36

注册。

36

注册。

CQ

V

REF

WPS

BWS

[3:0]

36

Q

[35:0]

选购指南

250兆赫

最大工作频率

最大工作电流

250

待定

200兆赫

200

待定

167兆赫

167

待定

单位

兆赫

mA

阴影区域包含预览。

请联系您当地的赛普拉斯销售代表对这些部件的可用性。

文件编号： 38-05619牧师**

第23页3

初步

销刀豆网络gurations

CY7C1310BV18 （ 2M × 8 ） - 15 × 17的FBGA

CY7C1310BV18

CY7C1910BV18

CY7C1312BV18

CY7C1314BV18

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

CQ

NC

DOFF

NC

TDO

2

NC/72M

NC

D4

NC

D5

V

REF

NC

Q6

NC

D7

NC

TCK

3

A

NC

Q4

NC

Q5

V

DDQ

NC

D6

NC

Q7

A

4

WPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

5

NWS

1

NC/288M

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

6

K

A

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

A

C

7

NC/144M

NWS

0

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

8

RPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

9

A

NC

V

DDQ

NC

A

10

NC/36M

NC

D2

NC

V

REF

Q1

NC

TMS

11

CQ

Q3

D3

NC

Q2

NC

ZQ

D1

NC

Q0

D0

NC

TDI

CY7C1910BV18 （ 2M × 9 ） -11 × 15球（ 15 × 17 FBGA ）

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

CQ

NC

DOFF

NC

TDO

2

NC/72M

NC

D5

NC

D6

V

REF

NC

Q7

NC

D8

NC

TCK

3

A

NC

Q5

NC

Q6

V

DDQ

NC

D7

NC

Q8

A

4

WPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

5

NC

NC/288M

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

6

K

A

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

A

C

7

NC/144M

BWS

0

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

8

RPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

9

A

NC

V

DDQ

NC

A

10

NC/36M

NC

D3

NC

V

REF

Q2

NC

D0

TMS

11

CQ

Q4

D4

NC

Q3

NC

ZQ

D2

NC

Q1

D1

NC

Q0

TDI

文件编号： 38-05619牧师**

第23页4

初步

销刀豆网络gurations

（续）

CY7C1312BV18 （ 1M × 18 ） - 15 × 17的FBGA

CY7C1310BV18

CY7C1910BV18

CY7C1312BV18

CY7C1314BV18

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

CQ

NC

DOFF

NC

TDO

2

Q9

NC

D11

NC

Q12

D13

V

REF

NC

Q15

NC

D17

NC

TCK

3

D9

D10

Q10

Q11

D12

Q13

V

DDQ

D14

Q14

D15

D16

Q16

Q17

A

4

WPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

5

BWS

1

NC

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

6

K

A

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

A

C

7

NC/288M

BWS

0

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

8

RPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

9

A

NC

V

DDQ

NC

A

10

NC/72M

NC

Q7

NC

D6

NC

V

REF

Q4

D3

NC

Q1

NC

D0

TMS

11

CQ

Q8

D8

D7

Q6

Q5

D5

ZQ

D4

Q3

Q2

D2

D1

Q0

TDI

NC / 144M NC / 36M

CY7C1314V18 （ 512K × 36 ） - 15 × 17的FBGA

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

CQ

Q27

D27

D28

Q29

Q30

D30

DOFF

D31

Q32

Q33

D33

D34

Q35

TDO

2

Q18

Q28

D20

D29

Q21

D22

V

REF

Q31

D32

Q24

Q34

D26

D35

TCK

3

D18

D19

Q19

Q20

D21

Q22

V

DDQ

D23

Q23

D24

D25

Q25

Q26

A

4

WPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

5

BWS

2

BWS

3

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

6

K

A

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

A

C

7

BWS

1

BWS

0

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

8

RPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

9

D17

D16

Q16

Q15

D14

Q13

VDDQ

D12

Q12

D11

D10

Q10

Q9

A

10

Q17

Q7

D15

D6

Q14

D13

V

REF

Q4

D3

Q11

Q1

D9

D0

TMS

11

CQ

Q8

D8

D7

Q6

Q5

D5

ZQ

D4

Q3

Q2

D2

D1

Q0

TDI

NC / 288M NC / 72M

NC / NC 36M / 144M

文件编号： 38-05619牧师**

第23页5

CY7C1312BV18

CY7C1314BV18

18 - Mbit的QDR

II SRAM双字突发

架构

18 - Mbit的QDR

II SRAM双字突发架构

特点

■

功能说明

该CY7C1312BV18和CY7C1314BV18是1.8 V

同步SRAM的流水线，配备了QDR

II

架构。 QDR II架构包含两个单独的端口：

读端口和写端口以访问存储器阵列。该

读端口有数据输出来支持读操作，

写端口有数据输入来支持写操作。 QDR II

架构具有独立的数据输入和数据输出

完全省去了“转身”的数据总线

与普通的I / O设备所需。访问每个端口

通过一个公共地址总线来实现的。读

地址被锁在K时钟和写的上升沿

地址被锁在K时钟的上升沿。存取

在QDR II读写端口是完全独立的

另一个。为了最大限度地提高数据吞吐量，同时读取和写入

口设置有DDR接口。每个地址位置

通过两个18位字（ CY7C1312BV18 ），或36位的关联

字（ CY7C1314BV18 ），其依次爆流入或流出的

装置。因为数据可以被转移进和移出的

在两个输入时钟的每个上升沿（ K和K和C设备

和C）中，存储器带宽，同时简化最大化

系统设计消除公交车“轮到变通” 。

深度扩展完成与港口选择，这

使每个端口独立运作。

所有同步输入都会通过由控制输入寄存器

K或K输入时钟。所有数据输出通过输出

在C或C （或K或K在一个时钟控制寄存器

域）的输入时钟。写操作都带有片上进行

同步自定时写电路。

分开独立的读取和写入数据端口

支持并发事务

250 MHz时钟实现高带宽

在所有访问双字突发

双倍数据速率（ DDR ）的读取和写入端口接口

（在500MHz的数据传送），在250兆赫

两个输入时钟（ K和K ）用于精确DDR定时

SRAM仅使用上升沿

两个输入时钟的输出数据（ C和C ），以减少时钟

偏差和飞行时间的不匹配

在高速路时钟（ CQ和CQ ）简化了数据采集

系统

单复用地址输入总线锁存地址输入

为读写端口

单独的端口选择深度扩张

同步内部自定时写入

可在X18 ， X36和配置

完整的数据一致性，提供最新的数据

核心V

DD

= 1.8 V （ ± 0.1 V） ; I / O V

DDQ

= 1.4 V到V

DD

可在165球FBGA封装（ 13 × 15 × 1.4毫米）

提供两种无铅和无无铅封装

可变驱动HSTL输出缓冲器

JTAG 1149.1兼容的测试访问端口

延迟锁定环（DLL ），用于精确的数据放置

■

CON连接gurations

CY7C1312BV18 - 1米× 18

CY7C1314BV18 - 有512K × 36

选购指南

描述

最大工作频率

最大工作电流

x18

x36

250兆赫

250

800

900

200兆赫

200

675

750

167兆赫

167

600

650

单位

兆赫

mA

赛普拉斯半导体公司

文件编号： 38-05619牧师*

198冠军苑

圣荷西

,

CA 95134-1709

408-943-2600

修订后的2011年2月2日

[+ ]反馈

CY7C1312BV18

CY7C1314BV18

逻辑框图（ CY7C1312BV18 ）

D

[17:0]

18

阅读添加。解码

写添加。解码

A

(18:0)

19

写

REG

地址

注册

写

REG

地址

注册

19

A

(18:0)

有512K × 18阵列

K

CLK

将军

控制

逻辑

RPS

C

CQ

DOFF

读取数据寄存器。

36

V

REF

WPS

BWS

[1:0]

18

控制

逻辑

18

注册。

注册。 18

18

CQ

Q

[17:0]

逻辑框图（ CY7C1314BV18 ）

D

[35:0]

36

阅读添加。解码

写添加。解码

A

(17:0)

18

写

REG

地址

注册

写

REG

地址

注册

18

A

(17:0)

256千× 36阵列

K

CLK

将军

控制

逻辑

RPS

C

CQ

DOFF

读取数据寄存器。

72

V

REF

WPS

BWS

[3:0]

36

控制

逻辑

36

注册。

注册。 36

36

CQ

Q

[35:0]

文件编号： 38-05619牧师*

第29页2

[+ ]反馈

CY7C1312BV18

CY7C1314BV18

引脚配置................................................ ............. 4

165球FBGA （ 13 × 15 × 1.4毫米）引脚.................. 4

引脚定义................................................ .................. 5

功能概述................................................ 7 ........

读操作................................................ ......... 7

写操作................................................ ......... 7

写字节操作............................................... 7 ..

单时钟模式下............................................... 7 .......

并发事务............................................. 7

深度扩展................................................ ......... 7

可编程阻抗.......................................... 8

随路时钟................................................ ................ 8

DLL ................................................. ............................. 8

应用实例................................................ 8 ........

真值表................................................ ........................ 9

写周期说明............................................... 9 ..

写周期说明............................................... 10

IEEE 1149.1串行边界扫描（ JTAG ） .................. 11

禁用JTAG特性...................................... 11

测试访问端口测试时钟................................... 11

测试模式选择（ TMS ） ........................................... 11

测试数据输入（ TDI ） ........................................... .......... 11

测试数据输出（ TDO ） ........................................... ...... 11

执行TAP复位........................................... 11

TAP寄存器................................................ ........... 11

TAP指令集............................................... .... 11

TAP控制器状态图....................................... 13

TAP控制器框图...................................... 14

TAP电气特性...................................... 14

TAP交流开关特性............................... 15

TAP时序和测试条件.................................. 15

识别寄存器定义................................ 16

扫描寄存器大小............................................... ........ 16

指令代码................................................ ........... 16

边界扫描顺序............................................... ..... 17

在QDR II SRAM的上电顺序........................... 18

上电顺序.............................................. .... 18

DLL约束................................................ ......... 18

最大额定值................................................ ........... 19

经营范围................................................ ............. 19

中子软错误免疫性......................................... 19

电气特性............................................... 19

直流电气特性..................................... 19

AC电气特性..................................... 20

电容................................................. ................... 21

热阻................................................ ........ 21

开关特性.............................................. 22

开关波形................................................ .... 23

订购信息................................................ ...... 24

订购代码定义......................................... 24

包图................................................ ............ 25

与缩略语................................................. ....................... 26

文档约定................................................ 26

计量单位............................................... ........ 26

文档历史记录页............................................... .. 27

销售，解决方案和法律信息...................... 29

全球销售和设计支持....................... 29

产品................................................. ................... 29

的PSoC解决方案................................................ ......... 29

文件编号： 38-05619牧师*

第29页3

[+ ]反馈

CY7C1312BV18

CY7C1314BV18

引脚配置

引脚配置CY7C1312BV18和CY7C1314BV18随之而来。

[1]

165球FBGA （ 13 × 15 × 1.4毫米）引脚

表1. CY7C1312BV18 （1μM ×18 ）

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

CQ

NC

DOFF

NC

TDO

2

3

4

WPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

5

BWS

1

NC

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

6

K

A

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

A

C

7

NC/288

M

BWS

0

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

8

RPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

9

A

NC

V

DDQ

NC

A

10

NC / 72男

NC

Q7

NC

D6

NC

V

REF

Q4

D3

NC

Q1

NC

D0

TMS

11

CQ

Q8

D8

D7

Q6

Q5

D5

ZQ

D4

Q3

Q2

D2

D1

Q0

TDI

NC / 144米数控/ 36男

Q9

NC

D11

NC

Q12

D13

V

REF

NC

Q15

NC

D17

NC

TCK

D9

D10

Q10

Q11

D12

Q13

V

DDQ

D14

Q14

D15

D16

Q16

Q17

A

表2. CY7C1314BV18 （ 512K的× 36 ）

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

CQ

Q27

D27

D28

Q29

Q30

D30

DOFF

D31

Q32

Q33

D33

D34

Q35

TDO

2

Q18

Q28

D20

D29

Q21

D22

V

REF

Q31

D32

Q24

Q34

D26

D35

TCK

3

D18

D19

Q19

Q20

D21

Q22

V

DDQ

D23

Q23

D24

D25

Q25

Q26

A

4

WPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

5

BWS

2

BWS

3

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

6

K

A

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

A

C

7

BWS

1

BWS

0

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

8

RPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

9

D17

D16

Q16

Q15

D14

Q13

V

DDQ

D12

Q12

D11

D10

Q10

Q9

A

10

Q17

Q7

D15

D6

Q14

D13

V

REF

Q4

D3

Q11

Q1

D9

D0

TMS

11

CQ

Q8

D8

D7

Q6

Q5

D5

ZQ

D4

Q3

Q2

D2

D1

Q0

TDI

NC / 288米数控/ 72男

NC / 36 NC / 144 M

记

1. NC / 36 M，N C / 72 M，N C / 144 M和NC / 288 M的未连接到所述管芯，并且可以连接到任何电压电平。

文件编号： 38-05619牧师*

第29页4

[+ ]反馈

CY7C1312BV18

CY7C1314BV18

引脚德网络nitions

引脚名称

D

[x:0]

I / O

输入 -

同步

输入 -

同步

输入 -

同步

引脚说明

数据输入信号。

采样的K和K时钟在有效的写操作的上升沿。

CY7C1312BV18 - D

[17:0]

CY7C1314BV18 - D

[35:0]

写端口选择

低电平有效。

采样在K时钟的上升沿。当断言活跃，一

在启动写操作。拉高取消选择写端口。取消写端口会忽略

[x:0]

.

字节写选择0 ， 1 ， 2和3

低电平有效。

采样的K和K时钟在上升边缘

写操作。用于选择哪个字节写入当前部分中写入设备

操作。不写入的字节保持不变。

CY7C1312BV18 BWS

0

控件D

[8:0]

， BWS

1

控件D

[17:9]

.

CY7C1314BV18BWS

0

控件D

[8:0]

， BWS

1

控件D

[17:9]

， BWS

2

控件D

[26:18]

和BWS

3

控制

D

[35:27].

所有的字节写选择采样的相同沿的数据。取消选择一个字节写选择

忽略数据的对应字节，并且不写入到器件中。

地址输入。

采样在K （读地址）和K（写入地址）的时钟在上升边缘

活跃的读取和写入操作。这些地址输入复用于读取和写入操作。

在内部，该设备被用于CY7C1312BV18和512组织成的1M ×18 （各为512 K＆times 18 2阵列）

K＆times 36 （每256千× 36 2数组） CY7C1314BV18 。因此，只需要19个地址输入

访问CY7C1312BV18的整个存储器阵列和18个地址输入为CY7C1314BV18 。这些

当相应的端口被取消输入将被忽略。

数据的输出信号。

在读操作期间，这些引脚输出所请求的数据。有效数据是

赶出同时在C和C的时钟的上升沿在读操作期间，或K和K时，在单

时钟模式。当读取端口被取消，Q

[x:0]

自动为三态的。

CY7C1312BV18

Q

[17:0]

CY7C1314BV18

Q

[35:0]

读端口选择

低电平有效。

采样正输入时钟（K）的上升沿。当激活时，一

开始读操作。拉高取消选择读端口。如果取消，挂起访问

允许完成和输出驱动器自动三态之后的下一个上升沿

了C时钟。每次读访问由一阵两个连续的传输。

正向输入时钟的输出数据。

C被结合使用C至时钟输出从读数据

该设备。 C和C一起使用，以纠偏各种设备的飞行时间在黑板上回

到控制器。看

第8页上的应用实例

对于进一步的细节。

负输入时钟的输出数据。

C被结合使用C至时钟输出从读数据

该设备。 C和C一起使用，以纠偏各种设备的飞行时间在黑板上回

到控制器。看

第8页上的应用实例

对于进一步的细节。

正向输入时钟输入。

的K上升沿用于捕获同步输入到装置

并推动了通过Q数据

[x:0]

在单时钟模式下。所有访问都在上升开始

K的边缘

负输入时钟输入。

K被用于捕获同步的输入被提供给该装置，并

开车出的数据通过Q

[x:0]

在单时钟模式下。

CQ引用相对于℃。

这是一种自由 - 运行时钟和同步于输入时钟

对于QDR II的输出数据（C）。在单时钟模式下， CQ相对于K的定时生成

为回波时钟显示在

开关第22页上的特点。

CQ引用相对于℃。

这是一种自由 - 运行时钟和同步于输入时钟

对于QDR II的输出数据（C）。在单时钟模式下， CQ相对于K的定时生成

为回波时钟显示在

开关第22页上的特点。

输出阻抗匹配输入。

此输入用于调整器件输出到系统数据总线

阻抗。 CQ ，CQ，和Q

[x:0]

输出阻抗为0.2× RQ 。其中，RQ是连接一个电阻

之间ZQ和地面。可选地，该管脚可被直接连接到V

DDQ

，这使

最小阻抗模式。此引脚不能直接连接到GND或悬空。

WPS

BWS

0

,

BWS

1

,

BWS

2

,

BWS

3

A

输入 -

同步

Q

[x:0]

输出 -

同步

RPS

输入 -

同步

C

输入时钟

C

输入时钟

K

输入时钟

K

CQ

输入时钟

回波时钟

CQ

回波时钟

ZQ

输入

文件编号： 38-05619牧师*

第29页5

[+ ]反馈

CY7C1310BV18

CY7C1910BV18

CY7C1312BV18

CY7C1314BV18

18 - Mbit的QDR -II SRAM 2字

突发架构

特点

单独的独立读写数据端口

- 支持并发事务

250 - MHz时钟实现高带宽

2字突发所有访问

双倍数据速率（ DDR ）的读取和接口

写端口（数据在500MHz转移） @ 250兆赫

两个输入时钟（ K和K ）用于精确DDR定时

- SRAM仅使用上升沿

功能说明

该CY7C1310BV18 ， CY7C1910BV18 ， CY7C1312BV18和

CY7C1314BV18是1.8V同步SRAM的流水线，

配备了QDR -II架构。 QDR- II架构

由两个单独的端口，以存取存储器阵列。

读端口有专用的数据输出来支持读

操作和写端口则有专用的数据输入到

支持写操作。 QDR -II架构具有独立的

数据输入和数据输出，完全省去了

到“掉头”共同需要的数据总线I / O

设备。访问每个端口通过完成

常见的地址总线。读出的地址被锁存的

K个时钟和写地址的上升沿被锁存

K个时钟的上升沿。访问的QDR -II阅读

和写端口是完全相互独立的。在

为了最大限度地提高数据吞吐量，同时读取和写入端口

配备了双数据速率（ DDR ）接口。每

地址位置与两个8位字相关联的

（ CY7C1310BV18 ）或9位字（ CY7C1910BV18 ）或18位

字（ CY7C1312BV18 ）或36位字（ CY7C1314BV18 ）

该脉冲串依次移入或移出器件。因为数据可以

待转移进和移出器件在每个上升沿

两个输入时钟（K和K和C和C），内存带宽

同时简化系统设计，消除最大化

巴士“开通变通。 ”

深度扩展完成与港口选择各

端口。端口选择允许每个端口独立运作。

所有同步输入通过输入寄存器控制

由K或K输入时钟。所有数据输出通过输出

在C或C （或K或K在一个时钟控制寄存器

域）的输入时钟。写操作都带有片上进行

同步自定时写电路。

输出数据的两个输入时钟（ C和C ），以尽量减少

时钟偏移和飞行时间的不匹配

回波时钟（ CQ和CQ ）简化了数据采集的

高速系统

单复用地址输入总线地址锁存

输入，读取和写入端口

独立的端口选择深度扩张

同步内部自定时写入

提供×8 ， ×9 ， ×18 ，和×36配置

完整的数据一致性，提供最新的数据

=核心V

DD

= 1.8V （ ± 0.1V ） ; I / O V

DDQ

= 1.4V至V

DD

提供165球FBGA封装（ 13 ×15 ×1.4 MM）

提供的两种无铅和无无铅封装

可变驱动HSTL输出缓冲器

JTAG 1149.1兼容的测试访问端口

延迟锁定环（ DLL ），用于精确的数据放置

CON连接gurations

CY7C1310BV18 - 2M ×8

CY7C1910BV18 - 2M ×9

CY7C1312BV18 - 1M ×18

CY7C1314BV18 - 512K ×36

赛普拉斯半导体公司

文件编号： 38-05619牧师* D

198冠军苑

圣荷西

,

CA 95134-1709

408-943-2600

修订后的2006年6月27日

[+ ]反馈

CY7C1310BV18

CY7C1910BV18

CY7C1312BV18

CY7C1314BV18

逻辑框图（ CY7C1310BV18 ）

D

[7:0]

8

写

REG

写添加。解码

A

(19:0)

20

阅读添加。解码

地址

注册

写

REG

1M ×8的阵列

地址

注册

20

A

(19:0)

1M ×8的阵列

K

CLK

将军

控制

逻辑

RPS

C

DOFF

读取数据寄存器。

16

控制

逻辑

8

注册。

8

注册。

8

注册。

CQ

V

REF

WPS

NWS

[1:0]

8

Q

[7:0]

逻辑框图（ CY7C1910BV18 ）

D

[8:0]

9

写

REG

写添加。解码

A

(19:0)

20

阅读添加。解码

地址

注册

写

REG

1M ×9阵列

地址

注册

20

A

(19:0)

1M ×9阵列

K

CLK

将军

控制

逻辑

RPS

C

DOFF

读取数据寄存器。

18

控制

逻辑

9

注册。

9

注册。

9

CQ

V

REF

WPS

BWS

[0]

9 Q

[8:0]

文件编号： 38-05619牧师* D

第25 2

[+ ]反馈

CY7C1310BV18

CY7C1910BV18

CY7C1312BV18

CY7C1314BV18

逻辑框图（ CY7C1312BV18 ）

D

[17:0]

18

写

REG

写添加。解码

A

(18:0)

19

阅读添加。解码

地址

注册

写

REG

512K ×18阵列

地址

注册

19

A

(18:0)

512K ×18阵列

K

CLK

将军

控制

逻辑

RPS

C

DOFF

读取数据寄存器。

36

控制

逻辑

18

注册。

18

注册。

18

注册。

CQ

V

REF

WPS

BWS

[1:0]

18

Q

[17:0]

逻辑框图（ CY7C1314BV18 ）

D

[35:0]

36

写

REG

写添加。解码

A

(17:0)

18

阅读添加。解码

地址

注册

写

REG

256K ×36阵列

地址

注册

18

A

(17:0)

256K ×36阵列

K

CLK

将军

控制

逻辑

RPS

C

DOFF

读取数据寄存器。

72

控制

逻辑

36

注册。

36

注册。

36

注册。

CQ

V

REF

WPS

BWS

[3:0]

36

Q

[35:0]

选购指南

250兆赫

最大工作频率

最大工作电流

250

600

200兆赫

200

550

167兆赫

167

500

单位

兆赫

mA

文件编号： 38-05619牧师* D

第25 3

[+ ]反馈

CY7C1310BV18

CY7C1910BV18

CY7C1312BV18

CY7C1314BV18

销刀豆网络gurations

165球FBGA （ 13 ×15 ×1.4 MM）引脚

CY7C1310BV18 （ 2M ×8 ）

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

CQ

NC

DOFF

NC

TDO

2

NC/72M

NC

D4

NC

D5

V

REF

NC

Q6

NC

D7

NC

TCK

3

A

NC

Q4

NC

Q5

V

DDQ

NC

D6

NC

Q7

A

4

WPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

5

NWS

1

NC/288M

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

6

K

A

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

A

C

7

NC/144M

NWS

0

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

8

RPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

9

A

NC

V

DDQ

NC

A

10

NC/36M

NC

D2

NC

V

REF

Q1

NC

TMS

11

CQ

Q3

D3

NC

Q2

NC

ZQ

D1

NC

Q0

D0

NC

TDI

CY7C1910BV18 （ 2M ×9 ）

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

CQ

NC

DOFF

NC

TDO

2

NC/72M

NC

D5

NC

D6

V

REF

NC

Q7

NC

D8

NC

TCK

3

A

NC

Q5

NC

Q6

V

DDQ

NC

D7

NC

Q8

A

4

WPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

5

NC

NC/288M

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

6

K

A

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

A

C

7

NC/144M

BWS

0

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

8

RPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

9

A

NC

V

DDQ

NC

A

10

NC/36M

NC

D3

NC

V

REF

Q2

NC

D0

TMS

11

CQ

Q4

D4

NC

Q3

NC

ZQ

D2

NC

Q1

D1

NC

Q0

TDI

文件编号： 38-05619牧师* D

第25 4

[+ ]反馈

CY7C1310BV18

CY7C1910BV18

CY7C1312BV18

CY7C1314BV18

销刀豆网络gurations

（续）

165球FBGA （ 13 ×15 ×1.4 MM）引脚

CY7C1312BV18 （ 1M ×18 ）

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

CQ

NC

DOFF

NC

TDO

2

Q9

NC

D11

NC

Q12

D13

V

REF

NC

Q15

NC

D17

NC

TCK

3

D9

D10

Q10

Q11

D12

Q13

V

DDQ

D14

Q14

D15

D16

Q16

Q17

A

4

WPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

5

BWS

1

NC

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

6

K

A

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

A

C

7

NC/288M

BWS

0

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

8

RPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

9

A

NC

V

DDQ

NC

A

10

NC/72M

NC

Q7

NC

D6

NC

V

REF

Q4

D3

NC

Q1

NC

D0

TMS

11

CQ

Q8

D8

D7

Q6

Q5

D5

ZQ

D4

Q3

Q2

D2

D1

Q0

TDI

NC / 144M NC / 36M

CY7C1314BV18 （ 512K ×36 ）

1

A

B

C

D

E

F

G

H

J

K

L

M

N

P

R

CQ

Q27

D27

D28

Q29

Q30

D30

DOFF

D31

Q32

Q33

D33

D34

Q35

TDO

2

Q18

Q28

D20

D29

Q21

D22

V

REF

Q31

D32

Q24

Q34

D26

D35

TCK

3

D18

D19

Q19

Q20

D21

Q22

V

DDQ

D23

Q23

D24

D25

Q25

Q26

A

4

WPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

5

BWS

2

BWS

3

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

6

K

A

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

A

C

7

BWS

1

BWS

0

A

V

SS

V

SS

V

DD

V

DD

V

DD

V

DD

V

DD

V

SS

V

SS

A

8

RPS

A

V

SS

V

SS

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

DDQ

V

SS

V

SS

A

9

D17

D16

Q16

Q15

D14

Q13

VDDQ

D12

Q12

D11

D10

Q10

Q9

A

10

Q17

Q7

D15

D6

Q14

D13

V

REF

Q4

D3

Q11

Q1

D9

D0

TMS

11

CQ

Q8

D8

D7

Q6

Q5

D5

ZQ

D4

Q3

Q2

D2

D1

Q0

TDI

NC / 288M NC / 72M

NC / NC 36M / 144M

文件编号： 38-05619牧师* D

第25 5

[+ ]反馈