初步
CY7C1311AV18
CY7C1313AV18
CY7C1315AV18
18 -MB QDR -II SRAM 4字突发架构
特点
单独的独立读写数据端口
- 支持并发事务
250 - MHz时钟实现高带宽
4字突发降低地址总线频率
双倍数据速率（ DDR ）的读取和接口
写端口（在500MHz的数据传送） ，在250兆赫
两个输入时钟（K和K ）用于精确DDR定时
- SRAM仅使用上升沿
两个输出时钟（ C和C ）占时钟偏移
和飞行时间的不匹配
回波时钟（ CQ和CQ ）简化高速数据采集
高速系统
单复用地址输入总线地址锁存
输入，读取和写入端口
独立的端口选择深度扩张
同步内部自定时写入
提供× 8 ，× 18和× 36配置
完整的数据coherancy提供的最新数据
核心VDD = 1.8 （ +/- 0.1V ） ; I / O VDDQ = 1.4V至VDD）
13 × 15× 1.4毫米1.0毫米间距FBGA封装， 165球
（ 11 × 15矩阵）
可变驱动HSTL输出缓冲器
JTAG 1149.1兼容的测试访问端口
延迟锁定环（ DLL ），用于精确的数据放置
功能说明
该CY7C1311AV18 / CY7C1313AV18 / CY7C1315AV18是
1.8V同步SRAM的流水线，配备了QDR -II
架构。 QDR -II结构由两个单独的
端口，以存取存储器阵列。读端口都有
专用的数据输出来支持读操作，
写端口则有专用的数据输入来支持写操作
系统蒸发散。 QDR -II架构具有独立的数据输入和数据
输出完全消除需要“掉头”的
所需的数据总线与通用I / O设备。访问每个
端口是通过一个共同的地址总线来实现的。
用于读取和写入地址地址锁存
输入（ K）时钟的备选上升沿。接入到
QDR -II读写端口是完全独立的
另一个。为了最大限度地提高数据吞吐量，同时读取
和写端口都配备了双数据速率（ DDR ）
接口。每个地址位置与4个8位相关
字（ CY7C1311AV18 ）或18位字（ CY7C1313AV18 ）或
36位字（ CY7C1315AV18 ），其依次响起或
从设备中。由于数据可以被转移进和移出
在两个输入时钟的每个上升沿设备（K和
K和C和C ） ，存储器带宽最大化而simpli-
fying系统设计，消除公交“开通变通” 。
深度扩展完成与港口选择各
端口。端口选择允许每个端口独立运作。
所有同步输入通过输入寄存器控制
由K或K输入时钟。所有数据输出通过输出
寄存器的C或C输入时钟的控制。写的
带有片上同步自定时写电路进行。
CON连接gurations
CY7C1311AV18-2M ×8
CY7C1313AV18-1M ×18
CY7C1315AV18-512K ×36
逻辑框图（ CY7C1311AV18 ）
D
[7:0]
8
19
写添加。解码
阅读添加。解码
A
(18:0)
地址
注册
写写写写
REG
REG
注册注册
地址
注册
19
A
(18:0)
512K ×8的阵列
512K ×8的阵列
512K ×8的阵列
512K ×8的阵列
K
K
CLK
将军
控制
逻辑
RPS
C
C
DOFF
读取数据寄存器。
32
控制
逻辑
16
16
注册。
注册。
8
注册。
CQ
CQ
V
REF
WPS
BWS
[1:0]
8
Q
[7:0]
赛普拉斯半导体公司
文件编号： 38-05498修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年6月1日
初步
销刀豆网络gurations
CY7C1311AV18 （ 2M × 8 ） -11 × 15的FBGA
CY7C1311AV18
CY7C1313AV18
CY7C1315AV18
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
CQ
NC
NC
NC
NC
NC
NC
DOFF
NC
NC
NC
NC
NC
NC
TDO
2
V
SS
/72M
NC
NC
D4
NC
NC
D5
V
REF
NC
NC
Q6
NC
D7
NC
TCK
3
A
NC
NC
NC
Q4
NC
Q5
V
DDQ
NC
NC
D6
NC
NC
Q7
A
4
WPS
A
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
A
A
5
BWS
1
NC/288M
A
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
A
A
A
6
K
K
NC
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
C
C
7
NC/144M
BWS
0
A
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
A
A
A
8
RPS
A
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
A
A
9
A
NC
NC
NC
NC
NC
NC
V
DDQ
NC
NC
NC
NC
NC
NC
A
10
V
SS
/36M
NC
NC
NC
D2
NC
NC
V
REF
Q1
NC
NC
NC
NC
NC
TMS
11
CQ
Q3
D3
NC
Q2
NC
NC
ZQ
D1
NC
Q0
D0
NC
NC
TDI
CY7C1313AV18 （ 1M × 18 ） -11 × 15的FBGA
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
CQ
NC
NC
NC
NC
NC
NC
DOFF
NC
NC
NC
NC
NC
NC
TDO
2
Q9
NC
D11
NC
Q12
D13
V
REF
NC
NC
Q15
NC
D17
NC
TCK
3
D9
D10
Q10
Q11
D12
Q13
V
DDQ
D14
Q14
D15
D16
Q16
Q17
A
4
WPS
A
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
A
A
5
BWS
1
NC
A
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
A
A
A
6
K
K
NC
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
C
C
7
NC/288M
BWS
0
A
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
A
A
A
8
RPS
A
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
A
A
9
A
NC
NC
NC
NC
NC
NC
V
DDQ
NC
NC
NC
NC
NC
NC
A
10
V
SS
/72M
NC
Q7
NC
D6
NC
NC
V
REF
Q4
D3
NC
Q1
NC
D0
TMS
11
CQ
Q8
D8
D7
Q6
Q5
D5
ZQ
D4
Q3
Q2
D2
D1
Q0
TDI
V
SS
/ 144M NC / 36M
文件编号： 38-05498修订版**
第22页3
初步
销刀豆网络gurations
（续）
CY7C1315AV18 （ 512K × 36 ） -11 × 15的FBGA
CY7C1311AV18
CY7C1313AV18
CY7C1315AV18
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
CQ
Q27
D27
D28
Q29
Q30
D30
DOFF
D31
Q32
Q33
D33
D34
Q35
TDO
2
Q18
Q28
D20
D29
Q21
D22
V
REF
Q31
D32
Q24
Q34
D26
D35
TCK
3
D18
D19
Q19
Q20
D21
Q22
V
DDQ
D23
Q23
D24
D25
Q25
Q26
A
4
WPS
A
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
A
A
5
BWS
2
BWS
3
A
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
A
A
A
6
K
K
NC
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
C
C
7
BWS
1
BWS
0
A
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
A
A
A
8
RPS
A
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
A
A
9
D17
D16
Q16
Q15
D14
Q13
V
DDQ
D12
Q12
D11
D10
Q10
Q9
A
10
Q17
Q7
D15
D6
Q14
D13
V
REF
Q4
D3
Q11
Q1
D9
D0
TMS
11
CQ
Q8
D8
D7
Q6
Q5
D5
ZQ
D4
Q3
Q2
D2
D1
Q0
TDI
V
SS
/ 288M NC / 72M
NC / 36M V
SS
/144M
引脚德网络nitions
引脚名称
D
[x:0]
I / O
引脚说明
输入 -
数据输入信号，在有效的写操作采样的K和K时钟的上升沿
同步
系统蒸发散。
CY7C1311AV18
D
[7:0]
CY7C1313AV18
D
[17:0]
CY7C1315AV18
D
[35:0]
输入 -
写端口选择，低电平有效。
采样在K时钟的上升沿。当持有效的，
启动同步写操作。拉高将取消写端口。取消写端口
会造成
[x:0]
被忽略。
WPS
BWS
0
， BWS
1
,
输入 -
字节写选择0 ， 1 ， 2和3
低电平有效。
采样的K和K时钟的上升沿
BWS
2
， BWS
3
在写操作期间同步。用于选择哪个字节中当前写入到器件
的写操作部。不写入的字节保持不变。
CY7C1311AV18
BWS
0
控件D
[3:0]
和BWS
1
控件D
[7:4]
.
CY7C1313AV18
BWS
0
控件D
[8:0]
和BWS
1
控件D
[17:9].
CY7C1315AV18
BWS
0
控件D
[8:0]
， BWS
1
控件D
[17:9]
， BWS
2
控件D
[26:18]
和BWS
3
控件D
[35:27].
所有的字节写选择采样的相同沿的数据。取消选择一个字节写
选择将导致数据的相应字节被忽略并且不写入到器件中。
A
输入 -
地址输入。
采样期间活跃K个时钟的上升沿读取和写入操作
同步系统蒸发散。这些地址输入复用于读取和写入操作。在内部，
设备被组织为CY7C1311AV18 2M ×8 （每512K ×8 4阵列） ， 1M ×18 （ 4阵列
每256K ×18 ）的CY7C1313AV18和512K ×36 （每128K ×36 4数组）
CY7C1315AV18 。因此，只需要19个地址输入到访问整个存储器
阵列CY7C1311AV18中， 18个地址输入， CY7C1313AV18和17的地址输入，
当相应的端口被取消CY7C1315AV18.These输入将被忽略。
文件编号： 38-05498修订版**
第22页4
初步
引脚德网络nitions
（续）
引脚名称
Q
[x:0]
I / O
引脚说明
CY7C1311AV18
CY7C1313AV18
CY7C1315AV18
输出 -
数据的输出信号。
在读操作期间，这些引脚输出所请求的数据。有效
同步数据被赶出在了C和C时钟的上升沿时读操作或K和
K.在单时钟模式下。当读取端口被取消，Q
[x:0]
是自动
三态的。
CY7C1311AV18
Q
[7:0]
CY7C1313AV18
Q
[17:0]
CY7C1315AV18
Q
[35:0]
输入 -
读端口选择，低电平有效。
采样的正向输入时钟（K ）的上升沿。当
同步激活，启动读操作。拉高会导致读取端口被取消。当
取消，挂起的访问允许完成和输出驱动器自动
三态下了C时钟的下一个上升沿。每次读访问由一阵的
四个连续传输。
输入 -
时钟
输入 -
时钟
输入 -
时钟
输入 -
时钟
回波时钟
正输出时钟输入。
C被结合使用C至时钟输出从读数据
该设备。 C和C可以一起使用，以校正倾斜中的各个设备的飞行时间
板回控制器。详情参见应用实例。
负输出时钟输入。
C被结合使用C至时钟输出从读数据
该设备。 C和C可以一起使用，以校正倾斜中的各个设备的飞行时间
板回控制器。详情参见应用实例。
正向输入时钟输入。
的K上升沿用于捕获同步输入，
通过Q装置，并赶数据
[x:0]
在单时钟模式下。所有的访问都引发
关于K的上升沿
负输入时钟输入。
K被用于捕获同步的输入被提交给
通过Q装置，并赶数据
[x:0]
在单时钟模式下。
CQ参照相对于℃。
这是一个自由运行的时钟和同步到
在QDR -II的输出时钟（ C） 。在单时钟模式下， CQ相对于K的生成
定时反馈时钟显示在AC时序表。
CQ参照相对于℃。
这是一个自由运行的时钟和同步到
在QDR -II的输出时钟（ C） 。在单时钟模式下， CQ相对于K的生成
定时反馈时钟显示在AC时序表。
输出阻抗匹配输入。
此输入用于调整器件输出至系统
数据总线阻抗。 CQ ， CQ和Q
[x:0]
输出阻抗为0.2× RQ 。其中，RQ是
电阻ZQ与接地之间。另外，该引脚可直接连接到
V
DD
，这使得最小阻抗模式。此引脚不能直接连接到
GND或悬空。
DLL关闭 - 低电平有效。
此引脚连接到地将关闭该DLL在设备里。
在DLL中的定时关闭操作将与本数据表中列出的不同。
在此操作的更多细节可以在应用笔记中可以发现， “DLL运行于QDR -II ”。
TDO的JTAG 。
TCK引脚用于JTAG 。
TDI引脚用于JTAG 。
TMS引脚用于JTAG 。
未连接到模具上。
可连接到任何电压电平。
地址扩展为36M 。
这是不连接到所述模等，可以连接到任何电压
的水平。
地址扩展为72M 。
这是不连接到所述模等，可以连接到任何电压
的水平。
地址扩展为72M 。
这必须绑低的这些设备。
地址扩展为144M 。
这必须绑低的这些设备。
地址扩展为288M 。
这必须绑低的这些设备。
RPS
C
C
K
K
CQ
CQ
回波时钟
ZQ
输入
DOFF
输入
TDO
TCK
TDI
TMS
NC
NC/36M
NC/72M
产量
输入
输入
输入
不适用
不适用
不适用
输入
输入
输入
V
SS
/72M
V
SS
/144M
V
SS
/288M
文件编号： 38-05498修订版**
第22页5
初步
CY7C1311AV18
CY7C1313AV18
CY7C1315AV18
18 -MB QDR -II SRAM 4字突发架构
特点
单独的独立读写数据端口
- 支持并发事务
250 - MHz时钟实现高带宽
4字突发降低地址总线频率
双倍数据速率（ DDR ）的读取和接口
写端口（在500MHz的数据传送） ，在250兆赫
两个输入时钟（K和K ）用于精确DDR定时
- SRAM仅使用上升沿
两个输出时钟（ C和C ）占时钟偏移
和飞行时间的不匹配
回波时钟（ CQ和CQ ）简化高速数据采集
高速系统
单复用地址输入总线地址锁存
输入，读取和写入端口
独立的端口选择深度扩张
同步内部自定时写入
提供× 8 ，× 18和× 36配置
完整的数据coherancy提供的最新数据
核心VDD = 1.8 （ +/- 0.1V ） ; I / O VDDQ = 1.4V至VDD）
13 × 15× 1.4毫米1.0毫米间距FBGA封装， 165球
（ 11 × 15矩阵）
可变驱动HSTL输出缓冲器
JTAG 1149.1兼容的测试访问端口
延迟锁定环（ DLL ），用于精确的数据放置
功能说明
该CY7C1311AV18 / CY7C1313AV18 / CY7C1315AV18是
1.8V同步SRAM的流水线，配备了QDR -II
架构。 QDR -II结构由两个单独的
端口，以存取存储器阵列。读端口都有
专用的数据输出来支持读操作，
写端口则有专用的数据输入来支持写操作
系统蒸发散。 QDR -II架构具有独立的数据输入和数据
输出完全消除需要“掉头”的
所需的数据总线与通用I / O设备。访问每个
端口是通过一个共同的地址总线来实现的。
用于读取和写入地址地址锁存
输入（ K）时钟的备选上升沿。接入到
QDR -II读写端口是完全独立的
另一个。为了最大限度地提高数据吞吐量，同时读取
和写端口都配备了双数据速率（ DDR ）
接口。每个地址位置与4个8位相关
字（ CY7C1311AV18 ）或18位字（ CY7C1313AV18 ）或
36位字（ CY7C1315AV18 ），其依次响起或
从设备中。由于数据可以被转移进和移出
在两个输入时钟的每个上升沿设备（K和
K和C和C ） ，存储器带宽最大化而simpli-
fying系统设计，消除公交“开通变通” 。
深度扩展完成与港口选择各
端口。端口选择允许每个端口独立运作。
所有同步输入通过输入寄存器控制
由K或K输入时钟。所有数据输出通过输出
寄存器的C或C输入时钟的控制。写的
带有片上同步自定时写电路进行。
CON连接gurations
CY7C1311AV18-2M ×8
CY7C1313AV18-1M ×18
CY7C1315AV18-512K ×36
逻辑框图（ CY7C1311AV18 ）
D
[7:0]
8
19
写添加。解码
阅读添加。解码
A
(18:0)
地址
注册
写写写写
REG
REG
注册注册
地址
注册
19
A
(18:0)
512K ×8的阵列
512K ×8的阵列
512K ×8的阵列
512K ×8的阵列
K
K
CLK
将军
控制
逻辑
RPS
C
C
DOFF
读取数据寄存器。
32
控制
逻辑
16
16
注册。
注册。
8
注册。
CQ
CQ
V
REF
WPS
BWS
[1:0]
8
Q
[7:0]
赛普拉斯半导体公司
文件编号： 38-05498修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年6月1日
初步
销刀豆网络gurations
CY7C1311AV18 （ 2M × 8 ） -11 × 15的FBGA
CY7C1311AV18
CY7C1313AV18
CY7C1315AV18
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
CQ
NC
NC
NC
NC
NC
NC
DOFF
NC
NC
NC
NC
NC
NC
TDO
2
V
SS
/72M
NC
NC
D4
NC
NC
D5
V
REF
NC
NC
Q6
NC
D7
NC
TCK
3
A
NC
NC
NC
Q4
NC
Q5
V
DDQ
NC
NC
D6
NC
NC
Q7
A
4
WPS
A
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
A
A
5
BWS
1
NC/288M
A
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
A
A
A
6
K
K
NC
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
C
C
7
NC/144M
BWS
0
A
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
A
A
A
8
RPS
A
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
A
A
9
A
NC
NC
NC
NC
NC
NC
V
DDQ
NC
NC
NC
NC
NC
NC
A
10
V
SS
/36M
NC
NC
NC
D2
NC
NC
V
REF
Q1
NC
NC
NC
NC
NC
TMS
11
CQ
Q3
D3
NC
Q2
NC
NC
ZQ
D1
NC
Q0
D0
NC
NC
TDI
CY7C1313AV18 （ 1M × 18 ） -11 × 15的FBGA
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
CQ
NC
NC
NC
NC
NC
NC
DOFF
NC
NC
NC
NC
NC
NC
TDO
2
Q9
NC
D11
NC
Q12
D13
V
REF
NC
NC
Q15
NC
D17
NC
TCK
3
D9
D10
Q10
Q11
D12
Q13
V
DDQ
D14
Q14
D15
D16
Q16
Q17
A
4
WPS
A
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
A
A
5
BWS
1
NC
A
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
A
A
A
6
K
K
NC
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
C
C
7
NC/288M
BWS
0
A
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
A
A
A
8
RPS
A
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
A
A
9
A
NC
NC
NC
NC
NC
NC
V
DDQ
NC
NC
NC
NC
NC
NC
A
10
V
SS
/72M
NC
Q7
NC
D6
NC
NC
V
REF
Q4
D3
NC
Q1
NC
D0
TMS
11
CQ
Q8
D8
D7
Q6
Q5
D5
ZQ
D4
Q3
Q2
D2
D1
Q0
TDI
V
SS
/ 144M NC / 36M
文件编号： 38-05498修订版**
第22页3
初步
销刀豆网络gurations
（续）
CY7C1315AV18 （ 512K × 36 ） -11 × 15的FBGA
CY7C1311AV18
CY7C1313AV18
CY7C1315AV18
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
CQ
Q27
D27
D28
Q29
Q30
D30
DOFF
D31
Q32
Q33
D33
D34
Q35
TDO
2
Q18
Q28
D20
D29
Q21
D22
V
REF
Q31
D32
Q24
Q34
D26
D35
TCK
3
D18
D19
Q19
Q20
D21
Q22
V
DDQ
D23
Q23
D24
D25
Q25
Q26
A
4
WPS
A
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
A
A
5
BWS
2
BWS
3
A
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
A
A
A
6
K
K
NC
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
C
C
7
BWS
1
BWS
0
A
V
SS
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
V
SS
A
A
A
8
RPS
A
V
SS
V
SS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
SS
V
SS
A
A
9
D17
D16
Q16
Q15
D14
Q13
V
DDQ
D12
Q12
D11
D10
Q10
Q9
A
10
Q17
Q7
D15
D6
Q14
D13
V
REF
Q4
D3
Q11
Q1
D9
D0
TMS
11
CQ
Q8
D8
D7
Q6
Q5
D5
ZQ
D4
Q3
Q2
D2
D1
Q0
TDI
V
SS
/ 288M NC / 72M
NC / 36M V
SS
/144M
引脚德网络nitions
引脚名称
D
[x:0]
I / O
引脚说明
输入 -
数据输入信号，在有效的写操作采样的K和K时钟的上升沿
同步
系统蒸发散。
CY7C1311AV18
D
[7:0]
CY7C1313AV18
D
[17:0]
CY7C1315AV18
D
[35:0]
输入 -
写端口选择，低电平有效。
采样在K时钟的上升沿。当持有效的，
启动同步写操作。拉高将取消写端口。取消写端口
会造成
[x:0]
被忽略。
WPS
BWS
0
， BWS
1
,
输入 -
字节写选择0 ， 1 ， 2和3
低电平有效。
采样的K和K时钟的上升沿
BWS
2
， BWS
3
在写操作期间同步。用于选择哪个字节中当前写入到器件
的写操作部。不写入的字节保持不变。
CY7C1311AV18
BWS
0
控件D
[3:0]
和BWS
1
控件D
[7:4]
.
CY7C1313AV18
BWS
0
控件D
[8:0]
和BWS
1
控件D
[17:9].
CY7C1315AV18
BWS
0
控件D
[8:0]
， BWS
1
控件D
[17:9]
， BWS
2
控件D
[26:18]
和BWS
3
控件D
[35:27].
所有的字节写选择采样的相同沿的数据。取消选择一个字节写
选择将导致数据的相应字节被忽略并且不写入到器件中。
A
输入 -
地址输入。
采样期间活跃K个时钟的上升沿读取和写入操作
同步系统蒸发散。这些地址输入复用于读取和写入操作。在内部，
设备被组织为CY7C1311AV18 2M ×8 （每512K ×8 4阵列） ， 1M ×18 （ 4阵列
每256K ×18 ）的CY7C1313AV18和512K ×36 （每128K ×36 4数组）
CY7C1315AV18 。因此，只需要19个地址输入到访问整个存储器
阵列CY7C1311AV18中， 18个地址输入， CY7C1313AV18和17的地址输入，
当相应的端口被取消CY7C1315AV18.These输入将被忽略。
文件编号： 38-05498修订版**
第22页4
初步
引脚德网络nitions
（续）
引脚名称
Q
[x:0]
I / O
引脚说明
CY7C1311AV18
CY7C1313AV18
CY7C1315AV18
输出 -
数据的输出信号。
在读操作期间，这些引脚输出所请求的数据。有效
同步数据被赶出在了C和C时钟的上升沿时读操作或K和
K.在单时钟模式下。当读取端口被取消，Q
[x:0]
是自动
三态的。
CY7C1311AV18
Q
[7:0]
CY7C1313AV18
Q
[17:0]
CY7C1315AV18
Q
[35:0]
输入 -
读端口选择，低电平有效。
采样的正向输入时钟（K ）的上升沿。当
同步激活，启动读操作。拉高会导致读取端口被取消。当
取消，挂起的访问允许完成和输出驱动器自动
三态下了C时钟的下一个上升沿。每次读访问由一阵的
四个连续传输。
输入 -
时钟
输入 -
时钟
输入 -
时钟
输入 -
时钟
回波时钟
正输出时钟输入。
C被结合使用C至时钟输出从读数据
该设备。 C和C可以一起使用，以校正倾斜中的各个设备的飞行时间
板回控制器。详情参见应用实例。
负输出时钟输入。
C被结合使用C至时钟输出从读数据
该设备。 C和C可以一起使用，以校正倾斜中的各个设备的飞行时间
板回控制器。详情参见应用实例。
正向输入时钟输入。
的K上升沿用于捕获同步输入，
通过Q装置，并赶数据
[x:0]
在单时钟模式下。所有的访问都引发
关于K的上升沿
负输入时钟输入。
K被用于捕获同步的输入被提交给
通过Q装置，并赶数据
[x:0]
在单时钟模式下。
CQ参照相对于℃。
这是一个自由运行的时钟和同步到
在QDR -II的输出时钟（ C） 。在单时钟模式下， CQ相对于K的生成
定时反馈时钟显示在AC时序表。
CQ参照相对于℃。
这是一个自由运行的时钟和同步到
在QDR -II的输出时钟（ C） 。在单时钟模式下， CQ相对于K的生成
定时反馈时钟显示在AC时序表。
输出阻抗匹配输入。
此输入用于调整器件输出至系统
数据总线阻抗。 CQ ， CQ和Q
[x:0]
输出阻抗为0.2× RQ 。其中，RQ是
电阻ZQ与接地之间。另外，该引脚可直接连接到
V
DD
，这使得最小阻抗模式。此引脚不能直接连接到
GND或悬空。
DLL关闭 - 低电平有效。
此引脚连接到地将关闭该DLL在设备里。
在DLL中的定时关闭操作将与本数据表中列出的不同。
在此操作的更多细节可以在应用笔记中可以发现， “DLL运行于QDR -II ”。
TDO的JTAG 。
TCK引脚用于JTAG 。
TDI引脚用于JTAG 。
TMS引脚用于JTAG 。
未连接到模具上。
可连接到任何电压电平。
地址扩展为36M 。
这是不连接到所述模等，可以连接到任何电压
的水平。
地址扩展为72M 。
这是不连接到所述模等，可以连接到任何电压
的水平。
地址扩展为72M 。
这必须绑低的这些设备。
地址扩展为144M 。
这必须绑低的这些设备。
地址扩展为288M 。
这必须绑低的这些设备。
RPS
C
C
K
K
CQ
CQ
回波时钟
ZQ
输入
DOFF
输入
TDO
TCK
TDI
TMS
NC
NC/36M
NC/72M
产量
输入
输入
输入
不适用
不适用
不适用
输入
输入
输入
V
SS
/72M
V
SS
/144M
V
SS
/288M
文件编号： 38-05498修订版**
第22页5
QQ：2881677436 复制
