CY7C1069DV33
16兆位（ 2M ×8 ）静态RAM
特点
■
功能说明
该CY7C1069DV33是一种高性能的CMOS静态RAM
由8位， 2,097,152字。
写入装置，以芯片启用（ CE
1
LOW和CE
2
高）和写使能（ WE）输入低电平。在8 IO数据
引脚（ IO
0
通过IO
7
）然后被写入到指定的位置
在地址引脚（A
0
至A
20
).
从设备读取，以芯片启用（ CE
1
LOW和CE
2
HIGH ）和输出使能（ OE ）低，而强迫写
使能（ WE） HIGH 。的在这些条件下，将内容
由地址引脚指定的存储器位置上会出现
IO引脚。看
真值表
对于一个完整的描述第8页
读写模式。
的输入和输出引脚（IO
0
通过IO
7
）被放置在一个高
当取消选择器件阻抗状态（ CE
1
高或
CE
2
LOW ）时，输出被禁用（ OE高） ，或写在
操作（ CE
1
低，CE
2
高，和WE为低电平） 。
该CY7C1069DV33可在一个54引脚TSOP II封装
与中心的供电和接地（革命）引脚，以及一个
48球非常精细间距球栅阵列（ VFBGA ）封装。
高速
t
AA
= 10纳秒
低有功功率
I
CC
= 175 mA的10纳秒
CMOS的低待机功耗
I
SB2
= 25毫安
3.3 ± 0.3V工作电压
2.0V数据保留
取消的时候自动断电
TTL兼容的输入和输出
易内存扩展与CE
1
和CE
2
特点
可提供无铅54引脚TSOP II和48球VFBGA
套餐
■
■
■
■
■
■
■
■
逻辑框图
输入缓冲器
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
A
9
行解码器
检测放大器
2M ×8
ARRAY
IO
0
= 10
7
COLUMN
解码器
WE
CE
2
OE
CE
1
A
10
A
11
A
12
A
13
A
14
A
15
A
16
A
17
A
18
A
19
A
20
赛普拉斯半导体公司
文件编号： 38-05478牧师* D
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2007年9月6日
CY7C1069DV33
最大额定值
超出最大额定值可能会缩短的使用寿命
装置。这些用户指导未经测试。
存储温度................................. -65 ° C至+ 150°C
环境温度与
电源应用............................................ -55°C至+ 125°C
在V电源电压
CC
相对于GND
[2]
....- 0.5V至+ 4.6V
直流电压应用到输出的
在高Z状态
[2]
................................... -0.5V到V
CC
+ 0.5V
直流输入电压
[2]
............................... -0.5V到V
CC
+ 0.5V
目前进入输出（ LOW ） ........................................ 20毫安
静电放电电压............. ............................... >2001V
（ MIL -STD -883方法3015 ）
闩锁电流............................................... ...... >200毫安
工作范围
范围
产业
环境
温度
-40 ° C至+ 85°C
V
CC
3.3V
±
0.3V
DC电气特性
在整个工作范围
参数
V
OH
V
OL
V
IH
V
IL
I
IX
I
OZ
I
CC
I
SB1
I
SB2
描述
输出高电压
输出低电压
输入高电压
输入低电压
[2]
输入漏电流
输出漏电流
V
CC
工作电源
当前
GND < V
I
＆ LT ; V
CC
GND < V
OUT
＆ LT ; V
CC
，输出禁用
V
CC
=最大值，女= F
最大
= 1/t
RC ，
I
OUT
= 0毫安CMOS电平
测试条件
V
CC
=最小，我
OH
= -4.0毫安
V
CC
=最小，我
OL
= 8.0毫安
2.0
–0.3
–1
–1
–10
民
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
175
30
25
最大
单位
V
V
V
V
A
A
mA
mA
mA
CE自动断电MAX V
CC
，CE
1
＆ GT ; V
IH
，CE
2
＆ LT ; V
白细胞介素，
电流 - TTL输入
V
IN
＆ GT ; V
IH
或V
IN
＆ LT ; V
IL
, f = f
最大
CE自动断电MAX V
CC
，CE
1
＆ GT ; V
CC
- 0.3V ，CE
2
＆ LT ; 0.3V ，
目前-CMOS输入
V
IN
＆ GT ; V
CC
- 0.3V或V
IN
＆ LT ; 0.3V ， F = 0
记
2. V
IL
（分钟） = -2.0V和V
IH
（MAX） = V
CC
+ 2V为小于20纳秒的脉冲持续时间。
文件编号： 38-05478牧师* D
第10 3
CY7C1069DV33
电容
最初和之后的任何设计或工艺变化，可能影响这些参数进行测试。
参数
C
IN
C
OUT
描述
输入电容
IO电容
测试条件
T
A
= 25 ° C，F = 1兆赫，V
CC
= 3.3V
TSOP II
6
8
VFBGA
8
10
单位
pF
pF
热阻
最初和之后的任何设计或工艺变化，可能影响这些参数进行测试。
参数
Θ
JA
Θ
JC
描述
热阻
（结到环境）
热阻
（结点到外壳）
测试条件
静止的空气中，焊接在一个3 × 4.5英寸，
4层印刷电路板
TSOP II
24.18
5.40
VFBGA
28.37
5.79
单位
° C / W
° C / W
交流测试负载和波形
交流测试负载和波形图如下。
[3]
高阻抗特性
3.3V
产量
5 pF的*
3.0V
GND
上升时间> 1 V / ns的
所有的输入脉冲
90%
10%
90%
10%
INCLUDING
夹具
范围
(b)
R2
351
50
产量
Z
0
= 50
30 pF的*
V
TH
= 1.5V
R1 317
(a)
*
容性负载由
的的所有组件
测试环境
(c)
下降时间：
> 1 V / ns的
记
3.有效的SRAM操作不会发生，直到电源均达到最低工作V
DD
(3.0V). 100
s
(t
动力
）达到最低工作后，
V
DD
正常SRAM操作开始，包括降低V
DD
向数据保留（Ⅴ
CCDR
， 2.0V ）的电压。
文件编号： 38-05478牧师* D
第10 4
CY7C1069DV33
AC开关特性
在整个工作范围
[4]
参数
读周期
t
动力
t
RC
t
AA
t
OHA
t
ACE
t
美国能源部
t
LZOE
t
HZOE
t
LZCE
t
HZCE
t
PU
t
PD
写周期
[8, 9]
t
WC
t
SCE
t
AW
t
HA
t
SA
t
PWE
t
SD
t
HD
t
LZWE
t
HZWE
写周期时间
CE
1
LOW / CE
2
HIGH到写入结束
地址设置写到底
从写端地址保持
地址设置为Write开始
WE脉冲宽度
数据建立到写结束
从写端数据保持
WE高到低Z
[6]
WE低到高Z
[6]
10
7
7
0
0
7
5.5
0
3
5
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
V
CC
（典型值）的第一接入
[5]
读周期时间
地址到数据有效
从地址变化数据保持
CE
1
LOW / CE
2
高到数据有效
OE低到DATA有效
OE低到低Z
OE高到高Z
[6]
CE
1
LOW / CE
2
高到低Z
[6]
CE
1
HIGH / CE
2
低到高Z
[6]
CE
1
LOW / CE
2
HIGH到POWER UP
[7]
CE
1
HIGH / CE
2
低到掉电
[7]
0
10
3
5
1
5
3
10
5
100
10
10
s
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
–10
民
最大
单位
笔记
4.测试条件假设为3毫微秒或更少的信号的过渡时间，定时1.5V的参考电平，并且输入脉冲电平为0 3.0V 。试验条件为读周期利用输出
加载中部分显示）
交流测试负载和波形，
除非另有规定。
5. t
动力
给出的时间，该电源是在典型的V中的最小量
CC
值，直到所述第一存储器访问的处理。
6. t
HZOE
, t
HZCE
, t
HZWE
, t
LZOE
, t
LZCE
和叔
LZWE
的采用5 pF的负载电容被指定为（b）中
交流测试负载和波形。
转换测量
±200
毫伏的稳定状态
电压。
7.这些参数由设计保证，未经测试。
8.记忆的内部写入时间由WE的重叠定义，CE
1
= V
IL
和CE
2
= V
IH
。 CE
1
我们很LOW以及CE
2
高到开始写，而
任何这些信号的转换可以终止。输入数据的设置和保持时间应参考该终止写信号的边缘。
9.最小写入周期时间为写周期第2号（WE控制， OE为低电平）是t的总和
HZWE
和T
SD
.
文件编号： 38-05478牧师* D
第10个5
QQ：2881677436 复制
