初步
CY7C1061DV33
16兆位（ 1M ×16 ）静态RAM
特点
高速
— t
AA
= 10纳秒
低有功功率
— I
CC
= 125毫安10纳秒
CMOS低待机功耗
— I
SB2
= 25毫安
工作3.3 ± 0.3V的电压
2.0V数据保留
自动断电时取消
TTL兼容的输入和输出
易于扩展内存与CE
1
和CE
2
特点
提供无铅54引脚TSOP II封装和48球
VFBGA包
功能说明
该CY7C1061DV33是一个高性能的CMOS静态
RAM （16位）组织为1,048,576字。
写入设备是通过使所述芯片来实现
（ CE
1
LOW和CE
2
HIGH ），而强迫写使能
（ WE）输入低电平。如果低字节使能（ BLE ）为低电平，则数据
从I / O引脚（ I / O
0
通过I / O
7
） ，被写入的位置
在地址引脚指定的（A
0
至A
19
） 。如果字节高
使能（ BHE ）为低，然后从I / O引脚（数据I / O
8
通过
I / O
15
）被写入的地址引脚指定的位置
(A
0
至A
19
).
从设备读通过使芯片实现
通过采取CE
1
LOW和CE
2
高而迫使输出
启用（ OE ）低和写使能（ WE） HIGH 。如果字节
低使能（ BLE）为低电平，那么从所述存储器位置的数据
指定的地址引脚将出现在I / O
0
到I / O
7
。如果字节
高电平使能（ BHE ）为低电平，然后从内存中的数据会出现
在I / O
8
到I / O
15
。见真值表在这个数据的背后
片读写模式下的完整描述。
的输入/输出管脚（ I / O的
0
通过I / O
15
）被放置在一个
高阻抗设备时，取消选择状态（ CE
1
HIGH / CE
2
LOW ）时，输出被禁用（ OE HIGH ）时，
BHE和BLE被禁用（ BHE ， BLE HIGH） ，或在
写操作（ CE
1
低，CE
2
高，和WE为低电平） 。
该CY7C1061DV33可在一个54引脚TSOP II封装
与中心的供电和接地（革命）引脚，以及一个
48球非常精细间距球栅阵列（ VFBGA ）包
逻辑框图
输入缓冲器
引脚配置
54针TSOP II （顶视图）
I / O
12
V
CC
I / O
13
I / O
14
V
SS
I / O
15
A
4
A
3
A
2
A
1
A
0
BHE
CE
1
V
CC
WE
CE
2
A
19
A
18
A
17
A
16
A
15
I / O
0
V
CC
I / O
1
I / O
2
V
SS
I / O
3
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
A
9
1M ×16
ARRAY
I / O
0
-I / O
7
I / O
8
-I / O
15
COLUMN
解码器
BHE
WE
OE
BLE
CE
2
CE
1
I / O
11
V
SS
I / O
10
I / O
9
V
CC
I / O
8
A
5
A
6
A
7
A
8
A
9
NC
OE
V
SS
NC
BLE
A
10
A
11
A
12
A
13
A
14
I / O
7
V
SS
I / O
6
I / O
5
V
CC
I / O
4
行解码器
A
10
A
11
A
12
A
13
A
14
A
15
A
16
A
17
A
18
A
19
检测放大器
赛普拉斯半导体公司
文件编号： 38-05476牧师* C
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年9月14日
[+ ]反馈
初步
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
存储温度................................. -65 ° C至+ 150°C
环境温度与
电源应用............................................. -55 ° C至+ 125°C
在V电源电压
CC
相对于
GND
[2]
.... –0.5V
至+ 4.6V
范围
产业
直流电压应用到输出的
在高阻抗状态
[2]
....................................- 0.5V至V
CC
+ 0.5V
直流输入电压
[2]
.................................- 0.5V至V
CC
+ 0.5V
CY7C1061DV33
目前进入输出（ LOW ） ......................................... 20毫安
静电放电电压............. ............................... >2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ........ >200毫安
工作范围
环境
温度
-40 ° C至+ 85°C
V
CC
3.3V
±
0.3V
DC电气特性
在整个工作范围
–10
参数
V
OH
V
OL
V
IH
V
IL
I
IX
I
OZ
I
CC
I
SB1
I
SB2
描述
输出高电压
输出低电压
输入高电压
输入低电压
[2]
输入漏电流
输出漏电流
CE自动断电
目前-TTL输入
CE自动断电
目前-CMOS输入
GND < V
I
＆ LT ; V
CC
GND < V
OUT
＆ LT ; V
CC
，输出禁用
CE
2
< = V
白细胞介素，
最大。 V
CC
， CE＆ GT ; V
IH
V
IN
＆ GT ; V
IH
或V
IN
＆ LT ; V
IL
, f = f
最大
CE
2
< = 0.3V ，最大。 V
CC
， CE＆ GT ; V
CC
– 0.3V,
V
IN
＆ GT ; V
CC
- 0.3V或V
IN
＆ LT ; 0.3V ， F = 0
测试条件
[7]
V
CC
=最小值，我
OH
= -4.0毫安
V
CC
=最小值，我
OL
= 8.0毫安
2.0
–0.3
–1
–1
分钟。
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
125
30
25
马克斯。
单位
V
V
V
V
A
A
mA
mA
mA
V
CC
工作电源电流V
CC
=最大值，女= F
最大
= 1/t
RC ，
I
OUT
= 0毫安CMOS电平
电容
[3]
参数
C
IN
C
OUT
描述
输入电容
I / O容量
测试条件
T
A
= 25 ° C，F = 1兆赫，V
CC
= 3.3V
TSOP II
6
8
VFBGA
8
10
单位
pF
pF
热阻
[3]
参数
Θ
JA
Θ
JC
描述
测试条件
全包
待定
待定
单位
° C / W
° C / W
热阻（结到环境）静止空气，焊接在一个3 × 4.5英寸，
四层印刷电路板
热阻（结到管壳）
交流测试负载和波形
[4]
50
产量
Z
0
= 50
30 pF的*
所有的输入脉冲
3.0V
90%
GND
上升时间> 1 V / ns的
10%
90%
10%
V
TH
= 1.5V
高阻抗特性：
3.3V
产量
5 pF的*
INCLUDING
夹具
范围
(d)
R2
351
R1 317
(a)
*容性负载由
的的所有组件
测试环境
(c)
下降时间：
> 1 V / ns的
注意事项：
2. V
IL
（分） = -2.0V和V
IH
（MAX） = V
CC
+ 2V为小于20纳秒的脉冲持续时间。
3.测试开始后任何设计或工艺变化，可能会影响这些参数。
4.有效的SRAM操作不会发生，直到电源均达到最低工作V
DD
（ 3.0V ） 。为100μs （T
动力
）达到最小之后
工作V
DD
正常SRAM操作开始，包括降低V
DD
向数据保留（Ⅴ
CCDR
， 2.0V ）的电压。
文件编号： 38-05476牧师* C
第10 3
[+ ]反馈
初步
AC开关特性
在整个工作范围
[5]
CY7C1061DV33
–10
参数
读周期
t
动力
t
RC
t
AA
t
OHA
t
ACE
t
美国能源部
t
LZOE
t
HZOE
t
LZCE
t
HZCE
t
PU
t
PD
t
DBE
t
LZBE
t
HZBE
写周期
[9, 10]
t
WC
t
SCE
t
AW
t
HA
t
SA
t
PWE
t
SD
t
HD
t
LZWE
t
HZWE
t
BW
写周期时间
描述
V
CC
（典型值）的第一接入
[6]
读周期时间
地址到数据有效
从地址变化数据保持
CE
1
LOW / CE
2
高到数据有效
OE低到DATA有效
OE低到低Z
OE高来高-Z
[7]
分钟。
100
10
马克斯。
单位
s
ns
10
3
10
5
1
5
3
5
0
10
5
1
5
10
7
7
0
0
7
5.5
0
3
5
7
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
CE
1
LOW / CE
2
前高后低-Z
[7]
CE
1
HIGH / CE
2
从低到高-Z
[7]
CE
1
LOW / CE
2
HIGH到Power -UP
[8]
CE
1
HIGH / CE
2
低到掉电
[8]
字节使能到数据有效
字节使能为低-Z
字节禁止以高阻
CE
1
LOW / CE
2
HIGH到写入结束
地址建立撰写完
从写端地址保持
地址建立到开始写
WE脉冲宽度
数据建立到写结束
从写端数据保持
我们前高后低-Z
[7]
WE低到高-Z
[7]
字节使能，以结束写的
注意事项：
5.测试条件假设为3纳秒或更少的信号转换时间，定时1.5V的参考电平， 0输入脉冲电平为3.0V 。测试条件为读周期使用
交流测试负载部分地示出的输出负载）中，除非另有说明。
6. t
动力
给时间的电源应该是在典型的V ，该最小量
CC
值，直到所述第一存储器存取可以被执行。
7. t
HZOE
, t
HZCE
, t
HZWE
, t
HZBE
和T
LZOE
, t
LZCE
, t
\\ LZWE
, t
LZBE
采用5 pF的负载电容被指定为在交流测试负载（ b）所示。过渡测
±200
毫伏从稳态
电压。
8.这些参数由设计保证，未经测试。
9.存储器的内部写入时间由CE的重叠限定
1
LOW （ CE
2
HIGH ）和WE低。芯片使必须是活动和WE和字节使能必须的
低到开始写，以及任何这些信号的转换可以终止写入。输入数据的建立时间和保持时间，应参照的
导致该终止写信号的边沿。
10.写周期第3的最低写入周期时间（我们控制， OE低）为t的总和
HZWE
和T
SD
.
文件编号： 38-05476牧师* C
第10 4
[+ ]反馈
初步
数据保持特性
（在整个工作范围内）
参数
V
DR
I
CCDR
t
CDR[3]
t
R[11]
描述
V
CC
数据保留
数据保持电流
V
CC
= 2V ，CE
1
＆ GT ; V
CC
– 0.2V,
CE
2
＆ LT ; 0.2V ，V
IN
＆ GT ; V
CC
- 0.2V或
V
IN
＆ LT ; 0.2V
0
t
RC
条件
分钟。
2
CY7C1061DV33
典型值。
马克斯。
25
单位
V
mA
芯片取消到数据保留时间
手术恢复时间
ns
ns
数据保存波形
数据保持方式
V
CC
3.0V
t
CDR
CE
V
DR
＆ GT ; 2V
3.0V
t
R
]
开关波形
读周期1号
[12,13]
t
RC
地址
t
AA
t
OHA
数据输出
以前的数据有效
数据有效
注意事项：
11.全面的设备运行需要的线性V
CC
从V坡道
DR
到V
CC（分钟）
＆ GT ; 50
s
或稳定在V
CC（分钟）
＆ GT ; 50
s
12.设备被连续地选择。 OE ， CE， BHE和/或BHE = V
IL
。 CE
2
= V
IH
.
13.我们是高的读周期。
文件编号： 38-05476牧师* C
第10个5
[+ ]反馈
QQ：2880707522 复制
