CY7C1059DV33
8兆位（ 1M ×8 ）静态RAM
特点
■
功能说明
该CY7C1059DV33
[1]
是一种高性能的CMOS静态RAM
由8位， 100万字。简单的内存扩展
由低电平有效芯片使能（ CE ） ，积极提供低
输出使能（ OE） ，和三态驱动器。写入装置，
拿芯片使能（ CE）和写使能（ WE）输入低电平。数据
在8 IO引脚（ IO
0
通过IO
7
）然后被写入到
在地址引脚指定位置（A
0
至A
19
).
从设备中读取，需要芯片使能（ CE）和输出
启用（ OE ）低，而强迫写使能（ WE） HIGH 。下
这些条件下，存储位置的指定内容
通过地址引脚上出现的IO引脚。
八个输入或输出引脚（ IO
0
通过IO
7
）被放置在一个
当设备被取消（ CE HIGH ）高阻抗状态，
输出被禁用（ OE高） ，或写操作时
进度（ CE低， WE LOW ） 。
该CY7C1059DV33是36球FBGA封装和44引脚可用
TSOP II封装中心的电源和地（革命）
引脚排列。
高速
t
AA
= 10纳秒
低有功功率
I
CC
= 110在10纳秒毫安
CMOS的低待机功耗
I
SB2
= 20毫安
2.0V数据保留
取消的时候自动断电
TTL兼容的输入和输出
易内存扩展CE和OE特点
可提供无铅44引脚TSOP II封装
■
■
■
■
■
■
■
逻辑框图
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
CE
WE
OE
输入缓冲器
行解码器
IO0
IO1
检测放大器
IO2
IO3
IO4
IO5
IO6
1M ×8
ARRAY
列解码器
动力
下
IO7
记
1.有关SRAM系统设计指南，请参阅赛普拉斯应用笔记
AN1064 ， SRAM系统指南
可在
www.cypress.com 。
A11
A12
A13
A14
A15
A16
A17
A18
A19
赛普拉斯半导体公司
文件编号： 001-00061修订版* C
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2007年9月26日
[+ ]反馈
CY7C1059DV33
最大额定值
超出最大额定值，可能会损害的使用寿命
装置。这些用户指导未经测试。
存储温度................................. -65 ° C至+ 150°C
环境温度与
电源应用............................................ -55°C至+ 125°C
在V电源电压
CC
以相对GND
[2]
.....- 0.5V至+ 4.6V
直流电压应用到输出的
在高阻抗状态
[2]
.................................... -0.3V到V
CC
+ 0.3V
直流输入电压
[2]
................................ -0.3V到V
CC
+ 0.3V
目前进入输出（ LOW ） ......................................... 20毫安
静电放电电压............. ............................... >2001V
（ MIL -STD -883方法3015 ）
闩锁电流............................................... ....... >200毫安
工作范围
范围
产业
环境温度
-40 ° C至+ 85°C
V
CC
3.3V
±
0.3V
电气特性
在整个工作范围
参数
V
OH
V
OL
V
IH
V
IL
I
IX
I
OZ
I
CC
I
SB1
I
SB2
描述
输出高电压
输出低电压
输入高电压
输入低电压
[2]
输入漏电流
输出漏电流
V
CC
操作
电源电流
CE自动断电
目前-TTL输入
CE自动断电
目前-CMOS输入
GND < V
I
＆ LT ; V
CC
GND < V
OUT
＆ LT ; V
CC
，输出禁用
V
CC
=最大值，女= F
最大
= 1/t
RC
最大。 V
CC
， CE＆ GT ; V
IH
V
IN
＆ GT ; V
IH
或V
IN
＆ LT ; V
IL
, f = f
最大
最大。 V
CC
， CE＆ GT ; V
CC
– 0.3V,
V
IN
＆ GT ; V
CC
- 0.3V或V
IN
＆ LT ; 0.3V ， F = 0
测试条件
V
CC
=最小值，我
OH
= -4.0毫安
V
CC
=最小值，我
OL
= 8.0毫安
2.0
–0.3
–1
–1
–10
民
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
110
40
20
2.0
–0.3
–1
–1
最大
民
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
100
35
20
–12
最大
单位
V
V
V
V
μA
μA
mA
mA
mA
电容
测试的最初和之后的任何设计或工艺变化，可能影响这些参数
.
]
参数
C
IN
C
OUT
描述
输入电容
IO电容
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 3.3V
最大
12
12
单位
pF
pF
热阻
最初和之后的任何设计或工艺变化，可能影响这些参数进行测试。
参数
Θ
JA
Θ
JC
描述
热阻
（结到环境）
热阻
（结点到外壳）
测试条件
静止的空气中，焊接在一个3 × 4.5英寸， 4层印刷
电路板
TSOP II
51.43
15.8
单位
° C / W
° C / W
笔记
2. V
IL （ MIN ）
= -2.0V和V
IH（ MAX）的
= V
CC
+ 2V为小于20纳秒的脉冲持续时间。
3.测试开始后任何设计或工艺变化，可能会影响这些参数。
文件编号： 001-00061修订版* C
第3 9
[+ ]反馈
CY7C1059DV33
AC开关特性
在整个工作范围
[6]
参数
读周期
t
power[7]
t
RC
t
AA
t
OHA
t
ACE
t
美国能源部
t
LZOE
t
HZOE
t
LZCE
t
HZCE
t
PU
t
PD
t
WC
t
SCE
t
AW
t
HA
t
SA
t
PWE
t
SD
t
HD
t
LZWE
t
HZWE
V
CC
（典型值）的第一接入
读周期时间
地址到数据有效
从地址变化数据保持
CE低到数据有效
OE低到DATA有效
OE低到低Z
OE高来高-Z
[8, 9]
CE低到低Z
[9]
CE高来高-Z
[8, 9]
CE低到通电
CE高到掉电
写周期时间
CE低到写结束
地址设置写到底
从写端地址保持
地址设置为Write开始
WE脉冲宽度
数据建立到写结束
从写端数据保持
我们前高后低-Z
[9]
WE低到高-Z
[8, 9]
10
7
7
0
0
7
5
0
3
5
0
10
12
8
8
0
0
8
6
0
3
6
3
5
0
12
0
5
3
6
2.5
10
5
0
6
100
10
10
2.5
12
6
100
12
12
μs
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
–10
民
最大
民
–12
最大
单位
写周期
[10, 11]
笔记
6.测试条件假设为3纳秒或更少的信号转换时间，定时1.5V的参考电平， 0输入脉冲电平为3.0V 。
7. t
动力
是时间，该电源必须是稳定的，典型的V中的最小量
CC
值，直到所述第一存储器存取可以被执行。
8. t
HZOE
, t
HZCE
和叔
HZWE
的采用5 pF的负载电容被指定为在（d）部分
“交流测试负载和波形”第4页。
过渡进行测量时
输出进入高阻抗状态。
9.在任何温度和电压条件下，叔
HZCE
小于吨
LZCE
, t
HZOE
小于吨
LZOE
和叔
HZWE
小于吨
LZWE
对于任何设备。
10.存储器的内部写时间由CE低的重叠所定义，和WE为低电平。 CE和我们必须为低电平启动写，和过渡要么
这些信号可以终止写操作。输入数据建立和保持时间必须是指在终止写入的信号的前沿。
11.写周期3号最低写入周期时间（我们控制， OE低）为t的总和
HZWE
和T
SD
.
文件编号： 001-00061修订版* C
第5 9
[+ ]反馈
CY7C1059DV33
8兆位（ 1M ×8 ）静态RAM
特点
■
功能说明
该CY7C1059DV33
[1]
是一种高性能的CMOS静态RAM
由8位， 100万字。简单的内存扩展
由低电平有效芯片使能（ CE ） ，积极提供低
输出使能（ OE） ，和三态驱动器。写入装置，
拿芯片使能（ CE）和写使能（ WE）输入低电平。数据
在8 IO引脚（ IO
0
通过IO
7
）然后被写入到
在地址引脚指定位置（A
0
至A
19
).
从设备中读取，需要芯片使能（ CE）和输出
启用（ OE ）低，而强迫写使能（ WE） HIGH 。下
这些条件下，存储位置的指定内容
通过地址引脚上出现的IO引脚。
八个输入或输出引脚（ IO
0
通过IO
7
）被放置在一个
当设备被取消（ CE HIGH ）高阻抗状态，
输出被禁用（ OE高） ，或写操作时
进度（ CE LOW和WE低）。
该CY7C1059DV33是36球FBGA封装和44引脚可用
TSOP II封装中心的电源和地（革命）
引脚排列。
高速
t
AA
= 10纳秒
低有功功率
I
CC
= 110在10纳秒毫安
CMOS的低待机功耗
I
SB2
= 20毫安
2.0V数据保留
取消的时候自动断电
TTL兼容的输入和输出
易内存扩展CE和OE特点
可提供无铅44引脚TSOP II封装
提供标准和高可靠性（Q ）等级
■
■
■
■
■
■
■
■
逻辑框图
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
CE
WE
OE
输入缓冲器
行解码器
IO0
IO1
检测放大器
IO2
IO3
IO4
IO5
IO6
1M ×8
ARRAY
列解码器
动力
下
IO7
记
1.有关SRAM系统设计指南，请参阅赛普拉斯应用笔记
AN1064 ， SRAM系统指南
可在
www.cypress.com 。
A11
A12
A13
A14
A15
A16
A17
A18
A19
赛普拉斯半导体公司
文件编号： 001-00061修订版* D
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的二〇〇八年十月二十零日
[+ ]反馈
CY7C1059DV33
最大额定值
超出最大额定值，可能会损害的使用寿命
装置。这些用户指导未经测试。
存储温度................................. -65 ° C至+ 150°C
环境温度与
电源应用............................................ -55°C至+ 125°C
在V电源电压
CC
以相对GND
[2]
....- 0.5V至+ 4.6V
直流电压应用到输出的
在高阻抗状态
[2]
.................................... -0.3V到V
CC
+ 0.3V
直流输入电压
[2]
................................ -0.3V到V
CC
+ 0.3V
目前进入输出（ LOW ） ......................................... 20毫安
静电放电电压............. ............................... >2001V
（ MIL -STD -883方法3015 ）
闩锁电流............................................... ....... >200毫安
工作范围
范围
产业
环境温度
-40 ° C至+ 85°C
V
CC
3.3V
±
0.3V
电气特性
在整个工作范围
参数
V
OH
V
OL
V
IH
V
IL
I
IX
I
OZ
I
CC
I
SB1
I
SB2
描述
输出高电压
输出低电压
输入高电压
输入低电压
[2]
输入漏电流
输出漏电流
V
CC
操作
电源电流
CE自动断电
目前-TTL输入
CE自动断电
目前-CMOS输入
GND < V
I
＆ LT ; V
CC
GND < V
OUT
＆ LT ; V
CC
，输出禁用
V
CC
=最大值，女= F
最大
= 1/t
RC
最大。 V
CC
， CE＆ GT ; V
IH
V
IN
＆ GT ; V
IH
或V
IN
＆ LT ; V
IL
, f = f
最大
最大。 V
CC
， CE＆ GT ; V
CC
– 0.3V,
V
IN
＆ GT ; V
CC
- 0.3V或V
IN
＆ LT ; 0.3V ， F = 0
测试条件
V
CC
=最小值，我
OH
= -4.0毫安
V
CC
=最小值，我
OL
= 8.0毫安
2.0
–0.3
–1
–1
–10
民
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
110
40
20
2.0
–0.3
–1
–1
最大
民
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
100
35
20
–12
最大
单位
V
V
V
V
μA
μA
mA
mA
mA
电容
测试的最初和之后的任何设计或工艺变化，可能影响这些参数
.
]
参数
C
IN
C
OUT
描述
输入电容
IO电容
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 3.3V
最大
12
12
单位
pF
pF
热阻
最初和之后的任何设计或工艺变化，可能影响这些参数进行测试。
参数
Θ
JA
Θ
JC
描述
热阻
（结到环境）
热阻
（结点到外壳）
测试条件
静止的空气中，焊接在一个3 × 4.5英寸， 4层印刷
电路板
TSOP II
51.43
15.8
单位
° C / W
° C / W
笔记
2. V
IL （ MIN ）
= -2.0V和V
IH（ MAX）的
= V
CC
+ 2V为小于20纳秒的脉冲持续时间。
3.测试开始后任何设计或工艺变化，可能会影响这些参数。
文件编号： 001-00061修订版* D
第10 3
[+ ]反馈
CY7C1059DV33
AC开关特性
在整个工作范围
[6]
参数
读周期
t
power[7]
t
RC
t
AA
t
OHA
t
ACE
t
美国能源部
t
LZOE
t
HZOE
t
LZCE
t
HZCE
t
PU
t
PD
t
WC
t
SCE
t
AW
t
HA
t
SA
t
PWE
t
SD
t
HD
t
LZWE
t
HZWE
V
CC
（典型值）的第一接入
读周期时间
地址到数据有效
从地址变化数据保持
CE低到数据有效
OE低到DATA有效
OE低到低Z
OE高来高-Z
[8, 9]
CE低到低Z
[9]
CE高来高-Z
[8, 9]
CE低到通电
CE高到掉电
写周期时间
CE低到写结束
地址设置写到底
从写端地址保持
地址设置为Write开始
WE脉冲宽度
数据建立到写结束
从写端数据保持
我们前高后低-Z
[9]
WE低到高-Z
[8, 9]
10
7
7
0
0
7
5
0
3
5
0
10
12
8
8
0
0
8
6
0
3
6
3
5
0
12
0
5
3
6
2.5
10
5
0
6
100
10
10
2.5
12
6
100
12
12
μs
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
–10
民
最大
民
–12
最大
单位
写周期
[10, 11]
笔记
6.测试条件假设为3纳秒或更少的信号转换时间，定时1.5V的参考电平， 0输入脉冲电平为3.0V 。
7. t
动力
是时间，该电源必须是稳定的，典型的V中的最小量
CC
值，直到所述第一存储器存取可以被执行。
8. t
HZOE
, t
HZCE
和叔
HZWE
的采用5 pF的负载电容被指定为在（d）部分
“交流测试负载和波形”第4页。
过渡进行测量时
输出进入高阻抗状态。
9.在任何温度和电压条件下，叔
HZCE
小于吨
LZCE
, t
HZOE
小于吨
LZOE
和叔
HZWE
小于吨
LZWE
对于任何设备。
10.存储器的内部写时间由CE低的重叠所定义，和WE为低电平。 CE和我们必须为低电平启动写，和过渡要么
这些信号可以终止写操作。输入数据建立和保持时间必须是指在终止写入的信号的前沿。
11.写周期3号最低写入周期时间（我们控制， OE低）为t的总和
HZWE
和T
SD
.
文件编号： 001-00061修订版* D
第10个5
[+ ]反馈
QQ：2880707522 复制
