初步
CY7C1051DV33
8兆位（ 512K ×16 ）静态RAM
特点
高速
— t
AA
= 10纳秒
低有功功率
— I
CC
= 110毫安， 10纳秒
CMOS低待机功耗
— I
SB2
= 20毫安
2.0V数据保留
取消时自动断电
TTL兼容的输入和输出
易内存扩展CE和OE特点
可提供无铅48球FBGA封装和44引脚TSOP II
套餐
功能说明
[1]
该CY7C1051DV33是一个高性能的CMOS静态
RAM （16位）组织为512K字。
通过采取芯片使能（ CE）写入设备和写入
使能（ WE）输入低电平。如果低字节使能（ BLE ）低，
然后从IO引脚上的数据（ IO
0
= 10
7
） ，被写入的位置
在地址引脚指定的（A
0
–A
18
） 。如果高字节使能
（ BHE ）为低电平，然后从IO引脚上的数据（ IO
8
= 10
15
）写入到
在地址引脚指定的位置（A
0
–A
18
).
从设备读取采取芯片使能（ CE）和输出
启用（ OE ）低，而强迫写使能（ WE） HIGH 。
如果字节低使能（ BLE）为低电平时，则数据从存储器
由地址引脚指定位置将出现在IO
0
= 10
7
.
如果高字节使能（ BHE ）为低电平，然后从内存中的数据
将出现在IO
8
到IO
15
。见
“真值表”第8页
为
读写模式下的完整描述。
在输入/输出引脚（ IO
0
= 10
15
）被放置在一个
高阻抗设备时，取消选择状态（ CE
HIGH ）时，输出被禁用（ OE为高电平）时， BHE和BLE
禁用（ BHE ， BLE HIGH ）或写操作（ CE为低，
和WE为低电平）正在进行中。
该CY7C1051DV33可在一个44引脚TSOP II封装
与中心的供电和接地（革命）引脚，以及
为48球精细间距球栅阵列（ FBGA ）封装。
逻辑框图
输入缓冲器
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
行解码器
检测放大器
512K × 16
ARRAY
IO
0
= 10
7
IO
8
= 10
15
COLUMN
解码器
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
A
17
A
18
BHE
WE
CE
OE
BLE
记
1.对于SRAM的系统设计指南，请参阅“系统设计指南”赛普拉斯应用笔记，在互联网上可用
www.cypress.com 。
赛普拉斯半导体公司
文件编号： 001-00063修订版* C
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2007年3月9日
[+ ]反馈
初步
CY7C1051DV33
最大额定值
（超出最大额定值，可能会损害其使用寿命
该设备。这些都为用户的指引，他们没有测试。 ）
存储温度................................. -65 ° C至+ 150°C
环境温度与
电源应用............................................. -55 ° C至+ 125°C
在V电源电压
CC
以相对GND
[3]
.... -0.5V至+ 4.6V
直流电压应用到输出的
在高阻抗状态
[3]
....................................- 0.3V至V
CC
+ 0.3V
DC输入
电压
[3]
.................................–0.3V
到V
CC
+ 0.3V
目前进入输出（ LOW ） ......................................... 20毫安
静电放电电压............. ............................... >2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ........ >200毫安
工作范围
范围
产业
环境
温度
-40 ° C至+ 85°C
V
CC
3.3V
±
0.3V
DC电气特性
在整个工作范围
参数
V
OH
V
OL
V
IH
V
IL[3]
I
IX
I
OZ
I
CC
描述
输出高电压
输出低电压
输入高电压
输入低电压
输入漏电流
输出漏电流
V
CC
操作
电源电流
GND < V
I
＆ LT ; V
CC
GND < V
OUT
＆ LT ; V
CC
，输出禁用
V
CC
=最大值，女= F
最大
= 1/t
RC
100兆赫
83兆赫
66兆赫
40 MHZ
I
SB1
I
SB2
CE自动断电MAX V
CC
， CE＆ GT ; V
IH
目前-TTL输入
V
IN
＆ GT ; V
IH
或V
IN
＆ LT ; V
IL
, f = f
最大
CE自动断电MAX V
CC
， CE＆ GT ; V
CC
– 0.3V,
目前-CMOS输入
V
IN
＆ GT ; V
CC
- 0.3V或V
IN
＆ LT ; 0.3V ， F = 0
测试条件
V
CC
=最小，我
OH
= -4.0毫安
V
CC
=最小，我
OL
= 8.0毫安
2.0
–0.3
–1
–1
–10
民
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
110
100
90
80
40
20
mA
mA
最大
单位
V
V
V
V
μA
μA
mA
电容
[4]
参数
C
IN
C
OUT
描述
输入电容
IO电容
测试条件
T
A
= 25 ° C，F = 1兆赫，V
CC
= 3.3V
马克斯。
12
12
单位
pF
pF
热阻
[4]
参数
Θ
JA
Θ
JC
描述
热阻
（结到环境）
热阻
（结点到外壳）
测试条件
静止的空气中，焊接在一个3 × 4.5英寸，
四层印刷电路板
FBGA封装
28.31
11.4
TSOP II封装
51.43
15.8
单位
° C / W
° C / W
笔记
3. V
IL
（分钟） = -2.0V和V
IH
（MAX） = V
CC
+ 2.0V为小于20纳秒的脉冲持续时间。
4.测试开始后任何设计或工艺变化，可能影响这些参数
文件编号： 001-00063修订版* C
第11 3
[+ ]反馈
初步
交流测试负载和波形
[5]
Z = 50Ω
产量
50
Ω
*容性负载由
的的所有组件
测试环境
1.5V
(a)
高阻抗特性
3.3V
产量
5 pF的
R2
351Ω
(c)
R 317Ω
30 pF的*
GND
上升时间： 1 V / ns的
CY7C1051DV33
3.0V
所有的输入脉冲
90%
10%
90%
10%
下降时间： 1 V / ns的
(b)
AC开关特性
[6]
在整个工作范围
参数
读周期
t
power[7]
t
RC
t
AA
t
OHA
t
ACE
t
美国能源部
t
LZOE
t
HZOE
t
LZCE
t
HZCE
t
PU
t
PD
t
DBE
t
LZBE
t
HZBE
V
CC
（典型值）的第一接入
读周期时间
地址到数据有效
从地址变化数据保持
CE低到数据有效
OE低到DATA有效
OE低到低Z
OE高来高-Z
[8, 9]
CE低到低Z
[9]
CE高来高-Z
[8, 9]
CE低到通电
CE高到掉电
字节使能到数据有效
字节使能为低-Z
字节禁止以高阻
0
6
0
10
5
3
5
0
5
3
10
5
100
10
10
μs
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
–10
民
最大
单位
笔记
5. AC特性（除了高Z ）是使用在图（一）所示的负载条件下测试。高阻抗特性进行了测试使用的测试负载的所有速度
如图（ c）所示。
6.测试条件假设为3纳秒或更少的信号转换时间，定时1.5V的参考电平， 0输入脉冲电平为3.0V 。
7. t
动力
给时间的电源应该是在典型的V ，该最小量
CC
值，直到所述第一存储器存取可以被执行。
8. t
HZOE
, t
HZCE
, t
HZBE
和T
HZWE
当输出端输入一个测量被指定采用5 pF的负载电容在AC测试Loads.Transition的（d）部分
高阻抗状态。
9.在任何给定的温度和电压条件下，叔
HZCE
小于吨
LZCE
, t
HZOE
小于吨
LZOE
, t
HZBE
小于吨
LZBE
和叔
HZWE
小于吨
LZWE
对于任何
指定设备。
文件编号： 001-00063修订版* C
第11 4
[+ ]反馈
初步
CY7C1051DV33
AC开关特性
[6]
在工作范围（续）
参数
写周期
[10, 11]
t
WC
t
SCE
t
AW
t
HA
t
SA
t
PWE
t
SD
t
HD
t
LZWE
t
HZWE
t
BW
写周期时间
CE低到写结束
地址设置写到底
从写端地址保持
地址设置为Write开始
WE脉冲宽度
数据建立到写结束
从写端数据保持
我们前高后低-Z
[9]
WE低到高-Z
[8, 9]
字节使能，以结束写的
7
10
7
7
0
0
7
5
0
3
5
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
–10
民
最大
单位
数据保持特性
在整个工作范围
参数
V
DR
I
CCDR
t
CDR[4]
t
R[13]
描述
V
CC
数据保留
数据保持电流
芯片取消到数据保留时间
手术恢复时间
V
CC
= V
DR
= 2.0V ， CE＆ GT ; V
CC
– 0.3V,
V
IN
＆ GT ; V
CC
- 0.3V或V
IN
＆ LT ; 0.3V
条件
[12]
民
2.0
20
0
t
RC
最大
单位
V
mA
ns
ns
数据保存波形
数据保持方式
V
CC
CE
3.0V
t
CDR
V
DR
＆ GT ;
2V
3.0V
t
R
笔记
10.存储器的内部写时间由CE低的重叠所定义，和WE为低电平。 CE和我们必须为低电平启动写，和过渡
这两种信号可以终止写入。输入数据建立和保持时间应参考信号的前沿并因此终止了
写。
11.写周期3号最低写入周期时间（我们控制， OE低）为t的总和
HZWE
和T
SD
.
12.没有输入可能超过V
CC
+ 0.3V
13.全面的设备运行需要的线性V
CC
从V坡道
DR
到V
CC
（分钟） > 50
μs
或稳定在V
CC
（分钟） > 50
μs.
文件编号： 001-00063修订版* C
第11个5
[+ ]反馈
QQ：2880707522 复制
