CY7C1011DV33
2兆位( 128K ×16 )静态RAM
特点
与CY7C1011CV33引脚和功能兼容
高速
— t
AA
= 10纳秒
低有功功率
— I
CC
= 90毫安, 10纳秒(工业)
CMOS低待机功耗
— I
SB2
= 10毫安
在2.0 V数据保留
取消时自动断电
高位和低位的独立控制
易内存扩展CE和OE特点
可提供无铅44引脚TSOP II和48球VFBGA
功能说明
该CY7C1011DV33是一个高性能的CMOS静态
RAM (16位)组织为128K字。
写设备通过采取芯片使能实现
( CE)和写使能( WE)输入低电平。如果低字节使能
( BLE )为低电平,然后从I / O引脚(数据I / O
0
通过I / O
7
) ,是
写入的地址引脚指定的位置(A
0
至A
16
) 。如果高字节使能( BHE )为低电平,则数据
从I / O引脚( I / O
8
通过I / O
15
)被写入的位置
在地址引脚指定的(A
0
至A
16
).
从设备读通过取芯片完成
使能( CE)和输出使能( OE )为低,同时迫使
写使能( WE) HIGH 。如果低字节使能( BLE )低,
然后从存储的位置数据由地址指定
引脚将出现在I / O
0
到I / O
7
。如果高字节使能( BHE )是
低,再从内存中的数据将出现在I / O
8
到I / O
15
。看
本数据手册的后面一个完整的真值表
读写模式的描述。
的输入/输出管脚( I / O的
0
通过I / O
15
)被放置在一个
高阻抗设备时,取消选择状态( CE
HIGH )时,输出被禁用( OE为高电平)时, BHE和BLE
禁用( BHE , BLE HIGH) ,或写操作( CE过程
低电平和WE为低电平) 。
该CY7C1011DV33是提供标准无铅
44引脚TSOP II与中心电源和接地引脚,以及
为48球精细间距球栅阵列( VFBGA )包
.
逻辑框图
输入缓冲器
引脚配置
TSOP II
顶视图
A
4
A
3
A
2
A
1
A
0
CE
I / O
0
I / O
1
I / O
2
I / O
3
V
CC
V
SS
I / O
4
I / O
5
I / O
6
I / O
7
WE
A
16
A
15
A
14
A
13
A
12
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
I / O
0
-I / O
7
I / O
8
-I / O
15
128K ×16
COLUMN
解码器
BHE
WE
CE
OE
BLE
A
5
A
6
A
7
OE
BHE
BLE
I / O
15
I / O
14
I / O
13
I / O
12
V
SS
V
CC
I / O
11
I / O
10
I / O
9
I / O
8
NC
A
8
A
9
A
10
A
11
NC
行解码器
记
1.对于SRAM的系统设计指南,请参阅“系统设计指南”赛普拉斯应用笔记,在互联网上提供的www.cypress.com
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
检测放大器
赛普拉斯半导体公司
文件编号: 38-05609牧师* C
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年7月14日
[+ ]反馈
CY7C1011DV33
最大额定值
(以上其中有用寿命可能受到损害。对于用户指南 -
线,没有测试。 )
存储温度................................. -65 ° C至+ 150°C
环境温度与
电源应用............................................. -55 ° C至+ 125°C
在V电源电压
CC
以相对GND
[3]
.... -0.3V至+ 4.6V
直流电压应用到输出的
在高阻抗状态
[3]
.....................................- 0.3V至V
CC
+0.3V
直流输入电压
[3]
..................................- 0.3V至V
CC
+0.3V
目前进入输出( LOW ) ......................................... 20毫安
静电放电电压............. ............................... >2001V
(每MIL -STD -883方法3015 )
闩锁电流.............................................. ........ >200毫安
工作范围
范围
产业
环境
温度
-40 ° C至+ 85°C
V
CC
3.3V
±
0.3V
DC电气特性
在整个工作范围
参数
V
OH
V
OL
V
IH
V
IL
I
IX
I
OZ
I
CC
描述
输出高电压
输出低电压
输入高电压
输入低电压
[2]
输入漏电流
输出漏电流
V
CC
操作
电源电流
GND < V
I
& LT ; V
CC
GND < V
OUT
& LT ; V
CC
,输出禁用
V
CC
=最大,
f = f
最大
= 1/t
RC
100兆赫
83兆赫
66兆赫
40 MHZ
I
SB1
自动CE
掉电电流
-TTL输入
自动CE
掉电电流
-CMOS输入
最大。 V
CC
, CE& GT ; V
IH
V
IN
& GT ; V
IH
or
V
IN
& LT ; V
IL
, f = f
最大
最大。 V
CC
,
CE > V
CC
– 0.3V,
V
IN
& GT ; V
CC
– 0.3V,
或V
IN
& LT ; 0.3V , F = 0
测试条件
V
CC
=最小值,我
OH
= -4.0毫安
V
CC
=最小值,我
OL
= 8.0毫安
2.0
–0.3
–1
–1
–10
分钟。
2.4
0.4
V
CC
+ 0.3
0.8
+1
+1
90
80
70
60
20
mA
马克斯。
单位
V
V
V
V
A
A
mA
I
SB2
10
mA
电容
[3]
参数
C
IN
C
OUT
描述
输入电容
I / O容量
测试条件
T
A
= 25 ° C,F = 1兆赫,V
CC
= 3.3V
马克斯。
8
8
单位
pF
pF
笔记
2. V
IL
(分) = -2.0V和V
IH
(MAX) = V
CC
+ 2V为小于20纳秒的脉冲持续时间。
3.测试开始后任何设计或工艺变化,可能会影响这些参数。
文件编号: 38-05609牧师* C
第11 3
[+ ]反馈
CY7C1011DV33
热阻
[3]
参数
Θ
JA
Θ
JC
描述
热阻
(结到环境)
热阻
(结点到外壳)
测试条件
静止的空气中,焊接在一个3 × 4.5英寸,
四层印刷电路板
TSOP II
50.66
17.17
VFBGA
27.89
14.74
单位
° C / W
° C / W
交流测试负载和波形
[4]
Z = 50
产量
50
*容性负载由
的的所有组件
测试环境
1.5V
上升时间: 1 V / ns的
(a)
高阻抗特性:
R 317
3.3V
产量
5 pF的
R2
351
(c)
(b)
下降时间: 1 V / ns的
3.0V
90%
所有的输入脉冲
90%
10%
10%
30 pF的*
GND
AC开关特性
在整个工作范围
[5]
参数
读周期
t
power[6]
t
RC
t
AA
t
OHA
t
ACE
t
美国能源部
t
LZOE
t
HZOE
t
LZCE
t
HZCE
t
PU
t
PD
V
CC
(典型值)的第一接入
读周期时间
地址到数据有效
从地址变化数据保持
CE低到数据有效
OE低到DATA有效
OE低到低Z
OE高来高-Z
[7, 8]
CE低到低Z
[8]
CE高来高-Z
[7, 8]
CE为低电时
CE高到掉电
0
10
3
5
0
5
3
10
5
100
10
10
s
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
–10
分钟。
马克斯。
单位
笔记
4. AC特性(高Z除外)使用(a)中所示的负载条件下测试。高阻抗特性进行了测试使用的测试负载显示所有速度
(c)中。
5.测试条件假设为3纳秒或更少的信号转换时间,定时1.5V的参考电平, 0输入脉冲电平为3.0V 。
6. t
动力
给时间的电源应该是在典型的V ,该最小量
CC
值,直到所述第一存储器访问的处理。
7. t
HZOE
, t
HZCE
, t
HZBE
和T
HZWE
指定采用5 pF的交流测试负载的负载电容部分(D ) 。当输出端输入一个过渡时测得的
高阻抗状态。
8.在任何给定的温度和电压条件下,叔
HZCE
小于吨
LZCE
, t
HZOE
小于吨
LZOE
, t
HZBE
小于吨
LZBE
和叔
HZWE
小于吨
LZWE
对于任何
指定设备。
文件编号: 38-05609牧师* C
第11 4
[+ ]反馈
CY7C1011DV33
AC开关特性
在整个工作范围
[5]
(续)
参数
t
DBE
t
LZBE
t
HZBE
写周期
[9, 10]
t
WC
t
SCE
t
AW
t
HA
t
SA
t
PWE
t
SD
t
HD
t
LZWE
t
HZWE
t
BW
写周期时间
CE低到写结束
地址建立撰写完
从写端地址保持
地址建立到开始写
WE脉冲宽度
数据建立到写结束
从写端数据保持
我们前高后低-Z
[8]
WE低到高-Z
[7, 8]
字节使能,以结束写的
7
10
7
7
0
0
7
5
0
3
5
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
字节使能到数据有效
字节使能为低-Z
字节禁止以高阻
0
6
–10
分钟。
马克斯。
5
单位
ns
ns
ns
数据保持特性
在整个工作范围
参数
V
DR
I
CCDR
t
CDR[3]
t
R[13]
描述
V
CC
数据保留
数据保持电流
芯片取消到数据保留
时间
手术恢复时间
V
CC
= V
DR
= 2.0V,
CE > V
CC
– 0.3V,
V
IN
& GT ; V
CC
- 0.3V或
V
IN
& LT ; 0.3V
条件
[12]
分钟。
2.0
10
0
t
RC
马克斯。
单位
V
mA
ns
ns
数据保存波形
数据保持方式
V
CC
3.0V
t
CDR
CE
V
DR
& GT ; 2V
3.0V
t
R
笔记
9.存储器的内部写时间由CE低的重叠所定义,和WE为低电平。 CE和我们必须为低电平启动写,和过渡
这两种信号可以终止写入。输入数据建立和保持时间应参考该终止信号的前沿
写。
10.写周期第4号的最低写入周期时间(我们控制, OE低)为t的总和
HZWE
和T
SD
.
11.设备不断选择。 OE , CE, BHE和/或BHE = V
IL
.
12.没有输入可能超过V
CC
+ 0.3V.
13.全面的设备运行需要的线性V
CC
从V坡道
DR
到V
CC(分钟)
& GT ; 50
s
或稳定在V
CC(分钟)
& GT ; 50
s
文件编号: 38-05609牧师* C
第11个5
[+ ]反馈