09449PV
CY7C09449PV-AC
128 KB的双端口SRAM与PCI总线
控制器（ PCI - DP ）
特点
128 KB的双端口共享内存
大师和目标PCI 2.2规格兼容IN-
terface
嵌入式主桥功能
与许多微处理器
I
2
O消息传送装置;包括4个32位， 32位
进入FIFO
本地总线时钟速率高达50 MHz的
3.3V单电源供电，包括兼容性
3V和5V PCI总线信号
160引脚薄型塑料四方扁平封装
在CY7C09449PV内的主要资源是其128 KB的
双端口存储器。该存储器接口到两个PCI
总线和一个本地微处理器总线。这种共享内存
可以同时被访问的目标从两条总线
用于进程间通信。从本地或PCI
总线的CY7C09449PV可以针对成为一个PCI总线
主站将数据移入或移出内部共享存储器的
作为直接存储器访问（DMA） 。该CY7C09449PV可以
通过PCI总线上的DMA的任何数目的32位双字
（DWORD） ，最大为16K字节。它采用了全功能的破灭
对于最大效率的PCI总线，并且可以传送数据
在整个32位PCI地址空间。
该CY7C09449PV实现的可选要求
通过选择最佳的PCI命令为PCI规范
每个事务它的主人到PCI总线。这最大化
系统平台的整体效率。 PCI桥接功能
行动（ PCI至PCI和主机至PCI桥接器）使用命令
以提高预取和高速缓存一致性操作。该
CY7C09449PV请求和获得使用PCI总线作为
任何高手。没有的话，在其内部，包括一条PCI总线仲裁
化功能。标准的PC机的PCI总线，包括此功能;
嵌入式系统需要实现这个功能。
该CY7C09449PV提供了从直接存取机制
本地总线到PCI总线。有了它，当地的处理器
直接CY7C09449PV运行的任何一个PCI总线主循环
善待任何地址。这意味着， CY7C09449PV可以
运行的PCI配置周期允许它被用作宿主
桥梁。
介绍
该CY7C09449PV是在PCI接口控制器中的一个
赛普拉斯半导体公司的PCI -DP 系列。该
CY7C09449PV提供了二一个PCI主/目标接口
RECT连接到许多流行的微处理器。它提供
128 KB的双端口SRAM被用作共享存储器
之间的本地微处理器和PCI总线。我的
2
O
信息单元，完整的消息队列和中断
能力，也被提供。该CY7C09449PV允许DE-
签名者的接口的应用程序到PCI总线中的直
未来，廉价的方法。
功能概述
该CY7C09449PV是由许多共享的重新
源，使当地的有效数据移动
总线和PCI总线。
目录
特点
介绍
功能概述
引脚配置
引脚说明
PCI总线
本地总线
时序图
I
2
串行口和自动配置
操作寄存器
性能特点
CY7C09449PV操作
订购信息
包图
1
1
1
4
5
9
12
16
27
29
41
46
48
48
赛普拉斯半导体公司
文件编号： 38-06061修订版**
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2002年12月27日
CY7C09449PV-AC
总线主/从机
接口
高达16K字节突发
在PCI总线传输
用户可配置的目标Interfac
（支持突发模式）
本地处理器总线接口
PCI 2.2总线接口
128 KB的双端口
共享内存
本地总线
PCI总线
I
2
O消息
交通运输部
操作
注册
I
2
C
SCL / SDA
PCI -DP
TM允许本地处理器提供了必需的FIFO和
直接访问PCI总线中断状态寄存器
AN3042_BD.vs
四先入先出（FIFO ）存储元件提供还有另
呃资源给用户。这些是从任一访问
PCI总线和局部总线。当我
2
O信息单元功能
该CY7C09449PV的族体是被使用，这四个FIFO的
成为我的一部分
2
在CY7C09449PV的O信息单元。
在我
2
O信息单元由四个FIFO和对我的
2
O
系统的中断寄存器。的共享内存
CY7C09449PV可以用于存储余
2
O消息帧缓冲的
器，而大部分的共享内存仍可供将领
用途使用。高效的I
2
O信息实现当某一地址
CAL处理器采用CY7C09449PV直接存取机制
NISM 。它可以被用于检索和后余
2
O消息指针
要等我
2
O代理。该消息本身的数据传输
使用CY7C09449PV PCI DMA CON-是由非常有效
控制器到爆的消息帧发送到其他I
2
O代理。
间通信所支持的两个资源
在CY7C09449PV ：邮箱寄存器和仲裁
标志。通过写邮箱寄存器，一个方法是可用
本地处理器来传递数据，同时发出一个中断
到主机，反之亦然。这是通过中断使能
面具位于CY7C09449PV操作寄存器。该
仲裁标志是四对位，可用于用以管理
软件与年龄之间的资源分配和共享
系统进程。
该CY7C09449PV包括一个中断控制器。有
独立的中断屏蔽和命令/状态寄存器的
PCI总线和局部总线。中断源DMA
完成后，邮箱， FIFO不为空（也为我
2
O） ， FIFO过
流动， PCI主中止， PCI目标中止，且有一个外部
内部中断输入引脚。该中断控制器被用于发信号
中断到PCI总线和本地总线。该
CY7C09449PV中断控制器不执行跨
中断控制器功能的PCI总线系统。标准PC
PCI系统包括这一功能;嵌入式系统可能
要实现这个功能。
我的
2
C兼容串行接口，以允许使用
的串行EEPROM为CY7C09449PV的非易失性存储
初始化参数。该参数是PCI的配置
化和局部总线设置。该CY7C09449PV将可选
复位后和下载初始化访问EEPROM
响应PCI或局部总线交易前的信息。
各种各样的可用I
2
C兼容的串行组件
连接时，可以向本地和主机处理器
通过此接口。
该CY7C09449PV局部总线是一种灵活的，可配置的接口
脸被设计为易于连接到许多行业标
准微处理器。在大多数情况下，没有外部的接口
逻辑（ “胶水” ）是必要的。
下面的框图给出了一个通用的应用程序
为CY7C09449PV 。
文件编号： 38-06061修订版**
分页： 50 2
CY7C09449PV-AC
引脚说明
该引脚类型为CY7C09449PV定义如下：
in
OUT
T / S
S / T / S
输入是一个标准的仅输入信号。
标准的输出驱动器。
三态是一个输出或双向信号。
持续三态为低电平，三态能信号只由一个总线代理的时间驱动。
当所有权被传递到另一个代理，该信号被驱动为高电平一个时钟，然后三态的
正在推动的新主人之前，一个额外的时钟。
漏极开路信号允许多个设备共享引脚线或。
集电极开路信号允许多个设备共享引脚线或。
/ D
O / C
PCI总线信号
信号名称
CLK
RST
AD [ 31：0]
TYPE
in
in
T / S
描述
时钟：
这是在PCI总线时钟，并且是所有的PCI总线事务的定时基准。该
CY7C09449PV可以用33 - MHz的PCI总线接口进行操作。
RESET ：
这个信号是在PCI总线复位。它是可以被断言或少数的PCI信号中的一个
拉高异步到PCI总线时钟（CLK） 。
地址和数据：
这些信号代表了在PCI总线地址和数据信号复用在
相同的PCI引脚。在这些引脚信息是在时钟周期中确定为一个地址
该信号FRAME是第一断言。这被称为总线事务的“地址阶段” 。
这两个引脚上的信息代表的是有效读取或写入数据时，两个IRDY和TRDY断言，
基于如在C中定义的当前循环型/ BE中的地址相线。这种情况
被称作总线事务的“数据相” 。
命令和字节使能：
这些引脚用于与AD [31： 0]引脚。在寻址阶段
一个总线操作的，它们确认总线命令来执行。在总线的数据相
操作它们识别的字节都参与其中。
奇偶：
该PCI总线引脚代表整个A / D [ 31:00 ]和C的偶校验/ BE [ 3 ： 0]引脚（ 36
销），并用一个时钟的延迟产生。
周期框架：
该PCI总线引脚被置为当前总线主控器来表示的开始
总线事务。数据传输在连拍模式下可继续，而FRAME保持有效。当
FRAME被拉高则表示，该交易正处于最后阶段的数据。
引发就绪：
这个信号是由当前总线主控器（引发剂）驱动，并认定，以表明其
能力来完成当前的数据阶段。数据传输时，这两个IRDY和TRDY断言，
否则，等待会发生周期。
目标准备：
这个信号是由选定的总线目标驱动并置时，该目标是准备
来完成当前的数据阶段。数据传输时，这两个IRDY和TRDY断言，
否则，等待会发生周期。
停止：
停止信号由所选择的总线目标驱动和被断言时，它要停止
当前的数据事务。
初始化设备选择：
这个信号被用来获得对PCI配置寄存器空间
的给定PCI总线代理。
设备选择：
该DEVSEL信号驱动，并断言当前选定的PCI总线目标
根据当前地址和该目标的分配的地址范围内。总线主控器研究这个
信号，以确定所需的设备是否存在。
的C / BE [3：0 ]
T / S
PAR
FRAME
T / S
S / T / S
IRDY
S / T / S
TRDY
S / T / S
停止
IDSEL
DEVSEL
S / T / S
in
S / T / S
文件编号： 38-06061修订版**
第50 5
QQ：2881677436 复制
