CY7C024AV/024BV/025AV/026AV
CY7C0241AV/0251AV/036AV
引脚德网络nitions
左侧端口
CE
L
读/写
L
OE
L
A
0L
–A
13L
IO
0L
= 10
17L
SEM
L
UB
L
LB
L
INT
L
忙
L
M / S
V
CC
GND
NC
正确的端口
CE
R
读/写
R
OE
R
A
0R
–A
13R
IO
0R
= 10
17R
SEM
R
UB
R
LB
R
INT
R
忙
R
芯片使能
读写使能
OUTPUT ENABLE
地址(A
0
–A
11
对于4K设备;一
0
–A
12
为8K器件;一
0
–A
13
为16K )
数据总线输入和输出
信号灯启用
高字节选择( IO
8
= 10
15
对于x16设备; IO
9
= 10
17
对于X18设备)
低字节选择( IO
0
= 10
7
对于x16设备; IO
0
= 10
8
对于X18设备)
中断标志
忙标志
主机或从机选择
动力
地
无连接
通过其他端口进行访问。中断标志位( INT )许可证
由一个邮件的装置的端口或系统之间的通信
框。通过这些信号被用来传递一个标志,或者令牌,从一个
端口到另一个时,表示一个共享的资源是在使用中。该
信号的逻辑有八个共享锁。只能有一个侧
控制锁存器(信号量)在任何时间。的控制
信号指示的共享资源是在使用中。一
自动断电功能独立于控制
每个端口由一个片选( CE)引脚。
该
CY7C024AV/024BV/025AV/026AV
和
CY7C0241AV0251AV / 036AV提供100引脚无铅薄型
四方扁平封装( TQFP )和100引脚TQFP封装。
描述
架构
该
CY7C024AV/024BV/025AV/026AV
和
CY7C0241AV / 0251AV / 036AV包括4K,8K的阵列,并且
16 16K字和18比特的每一个双端口RAM单元, IO和
地址线和控制信号(CE ,OE RW) 。这些控制引脚
允许独立的访问为读或写操作的任何位置中
内存。为了处理同时写入和读取到相同的
位置,繁忙的引脚提供的每个端口上。两个中断( INT )
管脚可用于端口到端口的通信。两个信号灯
(SEM)的控制引脚用于分配共享资源。同
在M / S引脚,这些设备可以用作主机( BUSY引脚
输出),或者作为一个奴隶( BUSY引脚输入) 。他们也有一个
通过CE控制的自动断电功能。每个端口都有
自己的输出使能控制(OE ),这使得能够从读取的数据的
该设备。
写操作
数据必须被设置为T的时间
SD
上升沿之前
RW ,以保证有效的写操作。写操作控制
不论是由RW引脚(见
图8
第12页)或CE引脚上(见
图9
第12页) 。所需投入的非竞争操作
系统蒸发散概括在
表1
第7页。
如果一个位置被一个端口,另一端口被写入到
试图读取该位置,就必须有一个端口到端口的流过液
延迟的数据被读出之前的输出;否则数据
读不确定性。数据将在端口吨有效
DDD
后
数据被呈现在其他端口上。
功能说明
该
CY7C024AV/024BV/025AV/026AV
和
CY7C0241AV / 0251AV / 036AV是低功耗CMOS 4K ,8K和
16K ×一十八分之一十六双口静态RAM 。各仲裁方案是
包括在这些设备的多个时处理情况
处理器访问同一块数据。有两个端口
允许自主,异步访问读取和写入
在内存中的任何位置。该装置可被用作独立的
16 or18位双口静态RAM或多个设备可以
结合以用作32或36位或者更宽的主站和从站
双口静态RAM 。在M / S引脚提供了一种用于执行32或
36位或者更宽的存储器的应用程序。它不需要单独的
主从设备或额外的分立逻辑。应用
领域包括处理器间/多处理器设计,通信
系统蒸发散的状态缓冲和双端口的视频和图形内存。
每个端口都有独立的控制引脚:芯片使能( CE ) ,读
或写使能(R / W)和输出使能( OE ) 。两个标志
提供每个端口( BUSY和INT )上。 BUSY信号的
端口正试图访问相同的位置,目前正在
文件编号: 38-06052牧师*
读操作
当读取装置,用户必须断言两者OE和
CE引脚。数据可用吨
ACE
CE或T后
美国能源部
之后, OE是
断言。如果用户想要访问一个信号量标志,则
扫描电镜脚和OE必须置。
中断
上面的两个存储单元是消息传递。该
HIGHEST
内存
位置
(FFF
为
该
CY7C024AV / 024BV / 41AV / 1FFF的CY7C025AV / 51AV ,
第19 5
[+ ]反馈