RoboClock
， CY7B9950
2.5 / 3.3V ， 200MHz的高速
多相位锁相环时钟缓冲器
特点
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
描述
该CY7B9950 RoboClock
是一个低电压，低功耗，
8路输出， 200 MHz的时钟驱动器。它具有输出相位
可编程性是必要的，以优化的定时
高性能的计算机和通信系统。
用户可以通过设置输出银行的相
nF的[ 0:1 ]引脚。可调节的相位特性允许用户
歪斜的输出超前或滞后的参考时钟。任何一个
的输出可以连接到反馈输入到
实现不同的参考倍频，和
分比和零输入输出延迟。
该器件还具有分割输出银行的电源，
它使用户能够在运行两个银行（ 1Qn和2Qn ）
电源电平从其他两个银行的不同
（ 3Qn和4Qn ） 。此外，该三电平的PE / HD销
控制输出信号以任意的同步
上升，或参考时钟的下降沿，并选择
驱动输出缓冲器的强度。高驱动器选项
（PE / HD = MID）增加输出电流±12 mA至
±24 MA（ 3.3V ） 。
2.5V或3.3V操作
拆分银行的输出电源
输出频率范围： 6 MHz至200 MHz的
50 ps的典型匹配，对输出输出偏斜
50 ps的典型的循环周期抖动
49.5 / 50.5 ％的典型输出占空比
可选的输出驱动强度
可选择上升沿或下降沿同步
八LVTTL输出驱动50
Ω
终止线
LVCMOS / LVTTL的过电压容限的参考输入
相位调整在625 /1250 -PS的步骤达到7.5纳秒
2倍，4倍的乘法和（1/2 ）× （ 1/4 ）×分频比
扩频兼容
工业级温度范围。范围：-40 ° C至+ 85°C
32引脚TQFP封装
逻辑框图
TEST PE / HD FS
VDDQ1
REF
FB
3
3
3
PLL
3
1F1:0
3
相
SELECT
1Q0
1Q1
3
2F1:0
3
相
SELECT
2Q0
2Q1
3
3F1:0
3
相
SELECT
和/ K
3Q0
3Q1
VDDQ3
3
4F1:0
3
相
SELECT
和/ M
4Q0
4Q1
VDDQ4 SOE ＃
赛普拉斯半导体公司
文件编号： 38-07338牧师* D
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2007年9月27日
[+ ]反馈
CY7B9950
表1.引脚定义
针
29
13
27
名字
REF
FB
TEST
IO
[1]
I
I
I
TYPE
LVTTL / LVCMOS
参考时钟输入。
LVTTL
三电平
反馈输入。
在中频和高频，禁止锁相环（ PLL ）
[3]
。 REF去
银行1和银行2输出REF还去银行3和银行的输出
4 ，通过输出分频器K和M.设置为低电平时正常工作。
同步输出使能。
高电平时，停止时钟输出（除2Q0
和2Q1 ）在低电平状态（ PE = H或M） - 2Q0和2Q1可以用作
反馈信号，以保持相位锁定。当测试保持在半山
和国有企业＃为高电平时， nF的[ 1 ： 0 ]引脚作为输出禁用单个控件
银行当nF的[1：0 ] = LL 。正常操作设置SOE ＃低。
选择上升沿或下降沿控制和高或低输出驱动
强度。
当低/高输出与同步
参考时钟，正/负边沿分别。当在中间水平，
输出驱动强度增加，并且输出与同步
基准时钟的正边缘（见
表7
第4页） 。
选择频率和输出的相位
（见
表2，表3，表4
第4页，
表5
第4页，和上
表6
第4页） 。
选择的VCO的工作频率范围
（见
表5
第4页）
四家银行的两个输出
（见
表2 ，表3
和
表4
第4页）
描述
22
SOE ＃
我， PD
两电平
4
PE / HD
我， PU
三电平
24, 23, 26,
25, 1, 32, 3,
2
31
nF的[1 ：0]的
I
三电平
FS
I
O
三电平
LVTTL
19, 20, 15,
NQ [1 ：0]的
16, 10, 11, 6,
7
21
12
5
14,30
8,9,17,18,28
V
DDQ1[2]
PWR
V
DDQ3[2]
PWR
V
DDQ4[2]
PWR
V
DD[2]
V
SS
PWR
PWR
动力
动力
动力
动力
动力
电源为银行1和银行2输出缓冲器
（见
表8
在页
4供应层面的制约） 。
电源为3行输出缓冲器
（见
表8
第4页上的供应
等级限制） 。
电源为4行输出缓冲器
（见
表8
第4页上的供应
等级限制） 。
电源内部电路
（见
表8
第4页的供给水平上
约束） 。
地
表3.输出分频器设置 - 银行4
4F[1:0]
LL
其他
[4]
米 - BANK4输出分
2
1
设备CON组fi guration
该CY7B9950的输出可以被配置为在运行
频率范围从6到200兆赫。银行3和4输出
分压器由3F [1： 0]和4F [ 1：0]中所示
表2
和
表3
分别。
表2.输出分频器设置 - 3银行
3F[1:0]
LL
HH
其他
[4]
的K - 区块3输出分
2
4
1
三级FS控制引脚设置决定了名义
的分频- 1输出的工作频率范围
装置。这cor-的CY7B9950 PLL工作频率范围
响应每个FS的电平是由于在
表4
第4页。
笔记
1. “PD”表示内部上拉下来， “ PU ”表示内部上拉电阻。 “3”表示一个三电平输入缓冲器
2.旁路电容（ 0.1μF ），必须放置在尽可能靠近每个电源正极引脚（ < 0.2“ ） 。如果这些旁路电容不能靠近引脚的
高频滤波特性是由迹线的引线电感取消。
3.当TEST = MID和国有企业＃ =高， PLL仍然活跃nF的[ 1 ： 0 ] = LL用作输出禁用控制各个输出银行。歪斜的选择
一直有效，除非nF的[ 1 ： 0 ] = 11 。
4.这些状态用于各个银行的相位进行编程（见
表6
第4页） 。
文件编号： 38-07338牧师* D
第12页3
[+ ]反馈
CY7B9950
表4.频率范围选择
FS
L
M
H
PLL频率范围
24至50 MHz的
48至100兆赫
96至200兆赫
经t
U
价值为：t
U
= 1 / (f
喃
X MF ），其中， MF是一个乘法
因子，其通过在FS设置在指示确定
表5 。
表5. MF计算
FS
L
M
H
MF
32
16
8
f
喃
在其中T
U
是1.0纳秒（兆赫）
31.25
62.5
125
可选择的输出偏移是在单位时间内离散增量
(t
U
）T的.The价值
U
由FS设置和所确定的
最大额定频率。用于确定方程
表6.输出偏移设置
nF的[1 ：0]的
LL
[5]
LM
LH
ML
MM
MH
HL
HM
HH
歪斜（ 1Q [ 0 ： 1 ] ， 2Q [ 0 ： 1 ] ）
–4t
U
–3t
U
–2t
U
–1t
U
零点偏移
+1t
U
+2t
U
+3t
U
+4t
U
歪斜（ 3Q [ 0 ： 1 ] ）
除以2
–6t
U
–4t
U
–2t
U
零点偏移
+2t
U
+4t
U
+6t
U
除以4
歪斜（ 4Q [ 0 ： 1 ] ）
除以2
v6t
U
–4t
U
v2t
U
零点偏移
+2t
U
+4t
U
+6t
U
倒
[6]
除了决定是否输出同步到
上升或参考信号的下降沿，所述三电平
PE / HD引脚控制输出缓冲器驱动强度指示
in
表7中。
该CY7B9950功能分离电源总线为银行1
和图2，行3和行4，其使得用户能够获得两个
从一台设备3.3V和2.5V的输出信号。核心动力
电源（VDD）必须设置一个级别，它等于或大于上更高
的输出电源中的任何一个。
表7. PE / HD设置
PE / HD
L
M
H
同步
负
积极
积极
输出驱动强度
[7]
低驱动
高驱动
低驱动
管理机构
下列机构提供规范适用于
CY7B9950 。该机构名称及有关规范上市
下文。
表9.管理机构和规范
机构名称
JEDEC
IEEE
UL-194_V0
米尔
规范
JESD 51 （西塔JA ）
JESD 65 （偏移，抖动）
1596.3 （抖动规格）
94 （水分分级）
883E方法1012.1 （的Therma的Theta JC ）
表8.电源约束
V
DD
3.3V
2.5V
V
DDQ1
[8]
3.3V或2.5V
2.5V
V
DDQ3
[8]
3.3V或2.5V
2.5V
V
DDQ4
[8]
3.3V或2.5V
2.5V
注意事项：
5. LL禁止输出，如果TEST = MID和国有企业＃ = HIGH 。
6.当4Q [ 0 ： 1 ]设置为反向运行（ HH模式） ， SOE ＃禁用这些输出高电平时， PE / HD =高或MID和国有企业＃禁用它们LOW时， PE / HD =低。
7.请参考“DC参数”部分的我
OH
/I
OL
特定连接的阳离子。
8. V
DDQ1/3/4
不能设置在比该Ⅴ的更高
DD
。它们可以彼此，例如，V被设定为不同
DD
= 3.3V, V
DDQ1
= 3.3V, V
DDQ3
= 2.5V和
V
DDQ4
= 2.5V.
文件编号： 38-07338牧师* D
第12页4
[+ ]反馈
CY7B9950
绝对最大条件
参数
V
DD
V
DD
V
IN（分钟）
V
IN （MAX）
T
S
T
A
T
J
JC
JA
ESD
HBM
UL-94
MSL
F
IT
描述
工作电压
工作电压
输入电压
输入电压
温度，贮藏
温度，工作环境
温度，结
耗散，结到外壳
耗散，结到环境
可燃性等级
湿度敏感度等级
故障时间
生产测试
条件
官能@ 2.5V ±5％
功能@ 3.3V ± 10 ％
相对于V
SS
相对于V
DD
非官能
实用
实用
MIL -SPEC 883E方法1012.1
JEDEC （ JESD 51 ）
在1/8 。
民
2.375
2.97
V
SS
– 0.3
–
–65
–40
–
–
–
2000
V–0
1
10
PPM
最大
2.625
3.63
–
V
DD
+ 0.3
+150
+85
155
42
105
–
单位
V
V
V
V
°C
°C
°C
° C / W
° C / W
V
ESD保护（人体模型） MIL -STD -883方法3015
DC电气规格为2.5V
参数
V
DD
V
IL
V
IH
V
IHH
[9]
描述
2.5工作电压
输入低电压
输入高电压
输入高电压
输入端电压
输入低电压
输入漏电流
3电平输入直流电流
2.5V ± 5%
条件
REF ， FB和国有企业＃输入
民
2.375
–
1.7
最大
2.625
0.7
–
单位
V
V
V
V
V
V
μA
μA
μA
μA
μA
μA
V
V
V
V
mA
mA
pF
V
IMM[9]
V
ILL[9]
I
IL
I
3
3电平输入
–
V
DD
– 0.4
（ TEST ， FS ，NF [ 1 ： 0 ] ， PE / HD） （这些管脚V / 2 - 0.2 V / 2 + 0.2
DD
通常连接到V
DD
， GND或不整合
DD
–
0.4
连接的。 ）
V
IN
= V
DD
/G
ND
,
V
DD
=最大。 （ REF和FB输入）
高，V
IN
= V
DD
MID ，V
IN
= V
DD
/2
低，V
IN
= V
SS
3电平输入
（试验，FS nF的[1： 0]，
DS [ 1 ： 0 ] ， PD ＃ / DIV ，
PE / HD ）
–5
–
–50
–200
–25
–
–
–
2.0
2.0
–
150
4
5
200
50
–
–
100
0.4
0.4
–
–
2
I
PU
I
PD
V
OL
V
OH
I
DDQ
I
DD
C
IN
输入上拉电流
输入下拉电流
输出低电压
输出高电压
V
IN
= V
SS
, V
DD
=最大。
V
IN
= V
DD
, V
DD
=最大值（ SOE ＃ ）
I
OL
= 12 MA（ PE / HD = L / H ） ， （ NQ [ 0 ： 1 ] ）
I
OL
能力= 20 mA （PE / HD = MID ） ， （ NQ [ 0 ： 1 ] ）
I
OH
= -12毫安（PE / HD = L / H ） ， （ NQ [ 0 ： 1 ] ）
I
OH
= -20毫安（PE / HD = MID ） ， （ NQ [ 0 ： 1 ] ）
V
DD
=最大值， TEST = MID ， REF =低，
SOE ＃ =低，输出不装
在100MHz
静态电源电流
动态电源电流
输入引脚电容
记
9.这些输入通常连接到V
DD
， GND或悬空。内部终端电阻偏置未连接的输入到V
DD
/2.
文件编号： 38-07338牧师* D
第12页5
[+ ]反馈
RoboClock
CY7B9950
2.5 / 3.3V ， 200MHz的高速多相
PLL时钟缓冲器
特点
2.5V或3.3V操作
分割输出组电源
输出频率范围： 6 MHz至200 MHz的
50 ps的典型匹配，对输出输出偏斜
50 ps的典型循环周期抖动
49.5 / 50.5 ％的典型输出占空比
可选择的输出驱动强度
可选择上升沿或下降沿同步
八LVTTL输出驱动50Ω端接线路
LVCMOS / LVTTL过电压耐受基准输入
在625 / 1250 ps的相位调整，逐步提高到7.5纳秒
2倍，4倍的乘法和（1/2 ）× （ 1/4 ）×分频比
扩频兼容
工业级温度范围。范围： -40°C至+ 85°C
32引脚TQFP封装
描述
该CY7B9950 RoboClock
是一个低电压，低功耗，
8路输出， 200 MHz的时钟驱动器。它具有输出相位
可编程性是必要的，以优化的定时
高性能的计算机和通信系统。
用户可以通过设置输出银行的相
nF的[ 0:1 ]引脚。可调节的相位特性允许用户
歪斜的输出超前或滞后的参考时钟。任何一个
的输出可以连接到反馈输入来实现
不同的参考倍频和分频比
和零输入输出延迟。
该器件还具有分割输出行电源
它使用户能够在运行两个银行（ 1Qn和2Qn ）
电源电平从其他两个银行的不同
（ 3Qn和4Qn ） 。此外，该三电平的PE / HD销
控制输出信号以任意的同步
上升或参考时钟的下降沿，并选择
驱动输出缓冲器的强度。高驱动器选项
（PE / HD = MID）增加输出电流±12 mA至
±24 MA（ 3.3V ） 。
框图
TEST PE / HD FS
VDDQ1
引脚配置
VDD
REF
VSS
3F0
32
31
30
29
28
27
26
3F1
3
1F1:0
3
相
SELECT
1Q0
1Q1
4F0
4F1
1
2
3
4
5
6
7
8
25
24
23
22
1F1
1F0
SOE ＃
VDDQ1
1Q0
1Q1
VSS
VSS
FB
PLL
PE / HD
VDDQ4
4Q1
4Q0
VSS
FS
2F1
REF
CY7B9950
3
2F1:0
3
相
SELECT
2Q0
2Q1
10
11
12
13
14
15
2Q1
VDDQ3
3Q1
3
3F1:0
3
相
SELECT
和/ K
3Q1
VDDQ3
3
4F1:0
3
相
SELECT
和/ M
4Q0
4Q1
VDDQ4
SOE ＃
赛普拉斯半导体公司
文件编号： 38-07338牧师* C
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年3月15日
[+ ]反馈
VSS
3Q0
VDD
3Q0
2Q0
FB
16
9
2F0
3
3
3
TEST
21
20
19
18
17
RoboClock
CY7B9950
引脚说明
针
29
13
27
名字
REF
FB
TEST
I / O
[1]
I
I
I
TYPE
LVTTL / LVCMOS
参考时钟输入。
LVTTL
三电平
反馈输入。
在中频和高频，禁止锁相环（ PLL ）
（除了条件
的系统蒸发散
注3） 。
REF去银行1和银行2输出REF去
银行3和银行4至输出分频器K和M.置低的输出
正常操作。
同步输出使能。
高电平时，停止时钟输出（除2Q0
和2Q1 ）在低电平状态（ PE = H或M） - 2Q0和2Q1可以用作
反馈信号，以保持相位锁定。当测试保持在半山
和国有企业＃为高电平时， nF的[ 1 ： 0 ]引脚作为输出禁用单个控件
银行当nF的[1：0 ] = LL 。正常操作设置SOE ＃低。
选择上升沿或下降沿控制和高或低输出驱动
强度。
当低/高输出与同步
参考时钟，正/负边沿分别。当在中间水平，
输出驱动强度增加，并且输出与同步
基准时钟的正边缘（见
表6）。
选择频率和输出的相位
（见
表1 ，2，3 ，4和5）。
描述
22
SOE ＃
我， PD
两电平
4
PE / HD
我， PU
三电平
24, 23, 26,
25, 1, 32, 3,
2
31
nF的[1 ：0]的
I
三电平
FS
I
O
三电平
LVTTL
选择的VCO的工作频率范围
（见
表4）。
四家银行的两个输出
（见
表1，表2和3）。
19, 20, 15,
NQ [1 ：0]的
16, 10, 11, 6,
7
21
12
5
14,30
8,9,17,18,28
V
DDQ1[2]
PWR
V
DDQ3[2]
PWR
V
DDQ4[2]
PWR
V
DD[2]
V
SS
PWR
PWR
动力
动力
动力
动力
动力
电源为银行1和银行2输出缓冲器
（见
表7
供应
等级限制） 。
电源为3行输出缓冲器
（见
表7
供应水平
约束） 。
电源为4行输出缓冲器
（见
表7
供应水平
约束） 。
电源内部电路
（见
表7
供应层面的制约） 。
地面上。
三级FS控制引脚设置决定了名义
的分频- 1输出的工作频率范围
装置。该CY7B9950 PLL工作频率范围
对应于每一个FS的电平是由于在
表3中。
表3.频率范围选择
FS
L
M
H
PLL频率范围
24至50 MHz的
48至100兆赫
96至200兆赫
设备CON组fi guration
该CY7B9950的输出可以被配置为在运行
频率范围从6到200兆赫。银行3和4输出
分压器由3F [1： 0]和4F [ 1：0]中所示
表1
和
表2
分别。
表1.输出分频器设置 - 3银行
3F[1:0]
LL
HH
其他
[4]
的K - 区块3输出分
2
4
1
表2.输出分频器设置 - 银行4
4F[1:0]
LL
其他
[4]
米 - BANK4输出分
2
1
可选的输出歪斜是在单位时间的离散增量
(t
U
）T的.The价值
U
由FS设置和所确定的
最大额定频率。该方程被用来
确定吨
U
值如下：吨
U
= 1 / (f
喃
X MF ）
其中， MF是一个乘法因子，由所确定的
在显示设置FS
表4 。
注意事项：
1. “PD”表示内部上拉下来， “ PU ”表示内部上拉电阻。 “3”表示一个三电平输入缓冲器
2.旁路电容（ 0.1μF ）应放置在尽可能靠近每个电源正极引脚（ < 0.2“ ） 。如果这些旁路电容不能靠近引脚的
高频滤波特性将通过迹线的引线电感被取消。
3.当TEST = MID和国有企业＃ =高， PLL仍然活跃nF的[ 1 ： 0 ] = LL用作输出禁用控制各个输出银行。歪斜的选择
一直有效，除非nF的[ 1 ： 0 ] = 11 。
4.这些状态用于各个银行的相位进行编程（见
表5）。
文件编号： 38-07338牧师* C
第10 2
[+ ]反馈
RoboClock
CY7B9950
表4. MF计算
FS
L
M
H
MF
32
16
8
f
喃
在其中T
U
是1.0纳秒（兆赫）
31.25
62.5
125
表5.输出偏斜设置
nF的[1 ：0]的
LL
[5]
LM
LH
ML
MM
MH
HL
HM
HH
歪斜（ 1Q [ 0 ： 1 ] ， 2Q [ 0 ： 1 ] ）
–4t
U
–3t
U
–2t
U
–1t
U
零点偏移
+1t
U
+2t
U
+3t
U
+4t
U
歪斜（ 3Q [ 0 ： 1 ] ）
除以2
–6t
U
–4t
U
–2t
U
零点偏移
+2t
U
+4t
U
+6t
U
除以4
表7.电源约束
V
DD
3.3V
2.5V
V
DDQ1
[8]
3.3V或2.5V
2.5V
V
DDQ3
[8]
3.3V或2.5V
2.5V
V
DDQ4
[8]
3.3V或2.5V
2.5V
歪斜（ 4Q [ 0 ： 1 ] ）
除以2
v6t
U
–4t
U
v2t
U
零点偏移
+2t
U
+4t
U
+6t
U
倒
[6]
除了决定是否输出同步到
的上升沿或参考信号的下降沿，所述三电平
PE / HD引脚控制输出缓冲器驱动强度
在表示
表6 。
该CY7B9950功能分离电源总线为银行1
和图2，行3和行4，其使得用户能够获得
从一台设备3.3V和2.5V的输出信号。核心
电源（VDD ），必须设置一个级别等于或高于
比在输出电源中的任何一个。
表6. PE / HD设置
PE / HD
L
M
H
同步
负
积极
积极
输出驱动强度
[7]
低驱动
高驱动
低驱动
管理机构
下列机构提供规范适用于
CY7B9950 。该机构名称及有关的规范
下面列出。
表8 。
机构名称
JEDEC
IEEE
UL-194_V0
米尔
规范
JESD 51 （西塔JA ）
JESD 65 （偏移，抖动）
1596.3 （抖动规格）
94 （水分分级）
883E方法1012.1 （的Therma的Theta JC ）
注意事项：
5. LL禁止输出，如果TEST = MID和国有企业＃ = HIGH 。
6.当4Q [ 0 ： 1 ]设置为反向运行（ HH模式） ， SOE ＃禁用这些输出高电平时， PE / HD =高或MID ，国有企业＃禁用它们LOW时， PE / HD =低。
7.请参考“DC参数”部分的我
OH
/I
OL
特定连接的阳离子。
8. V
DDQ1/3/4
不能设置在比该Ⅴ的更高
DD
。它们可以彼此，例如，V被设定为不同
DD
= 3.3V, V
DDQ1
= 3.3V, V
DDQ3
= 2.5V
和V
DDQ4
= 2.5V.
文件编号： 38-07338牧师* C
第10 3
[+ ]反馈
RoboClock
CY7B9950
绝对最大条件
参数
V
DD
V
DD
V
IN（分钟）
V
IN （MAX）
T
S
T
A
T
J
JC
JA
ESD
HBM
UL-94
MSL
F
IT
描述
工作电压
工作电压
输入电压
输入电压
温度，贮藏
温度，工作环境
温度，结
耗散，结到外壳
耗散，结到环境
可燃性等级
湿度敏感度等级
故障时间
生产测试
条件
官能@ 2.5V ±5％
功能@ 3.3V ± 10 ％
相对于V
SS
相对于V
DD
非官能
实用
实用
MIL -SPEC 883E方法1012.1
JEDEC （ JESD 51 ）
@在1月8日。
分钟。
2.375
2.97
V
SS
– 0.3
–
–65
–40
–
–
–
2000
V–0
1
10
PPM
马克斯。
2.625
3.63
–
V
DD
+ 0.3
+150
+85
155
42
105
–
单位
V
V
V
V
°C
°C
°C
° C / W
° C / W
V
ESD保护（人体模型） MIL -STD -883方法3015
DC电气规格@ 2.5V
参数
V
DD
V
IL
V
IH
V
IHH
[9]
描述
2.5工作电压
输入低电压
输入高电压
输入高电压
输入端电压
输入低电压
输入漏电流
3电平输入直流电流
2.5V ± 5%
条件
REF ， FB和国有企业＃输入
分钟。
2.375
–
1.7
马克斯。
2.625
0.7
–
–
V
DD
/2 +
0.2
0.4
5
200
50
–
–
100
0.4
0.4
–
–
2
150
4
单位
V
V
V
V
V
V
A
A
A
A
A
A
V
V
V
V
mA
mA
pF
V
IMM[9]
V
ILL[9]
I
IL
I
3
V
DD
– 0.4
3电平输入
（ TEST ， FS ，NF [ 1 ： 0 ] ， PE / HD） （这些管脚V / 2 - 0.2
通常连接到V
DD
， GND或不整合
DD
连接的。 ）
–
V
IN
= V
DD
/G
ND
,
V
DD
=最大。 （ REF和FB输入）
高，V
IN
= V
DD
MID ，V
IN
= V
DD
/2
低，V
IN
= V
SS
3电平输入
（试验，FS nF的[1： 0]，
DS [ 1 ： 0 ] ， PD ＃ / DIV ，
PE / HD ）
–5
–
–50
–200
–25
–
–
–
2.0
2.0
–
I
PU
I
PD
V
OL
V
OH
I
DDQ
I
DD
C
IN
输入上拉电流
输入下拉电流
输出低电压
输出高电压
V
IN
= V
SS
, V
DD
=最大。
V
IN
= V
DD
, V
DD
=最大值（ SOE ＃ ）
I
OL
= 12 MA（ PE / HD = L / H ） ， （ NQ [ 0 ： 1 ] ）
I
OL
能力= 20 mA （PE / HD = MID ） ， （ NQ [ 0 ： 1 ] ）
I
OH
= -12毫安（PE / HD = L / H ） ， （ NQ [ 0 ： 1 ] ）
I
OH
= -20毫安（PE / HD = MID ） ， （ NQ [ 0 ： 1 ] ）
V
DD
=最大值， TEST = MID ， REF =低，
SOE ＃ =低，输出不装
@ 100 MHz的
静态电源电流
动态电源电流
输入引脚电容
注意：
9.这些输入通常连接到V
DD
， GND或悬空。内部终端电阻偏置未连接的输入到V
DD
/2.
文件编号： 38-07338牧师* C
第10 4
[+ ]反馈
RoboClock
CY7B9950
DC规格@ 3.3V
参数
V
DD
V
IL
V
IH
V
IHH
[9]
描述
3.3工作电压
输入低电压
输入高电压
输入高电压
输入端电压
输入低电压
输入漏电流
3电平输入直流电流
3.3V ± 10%
条件
REF ， FB和国有企业＃输入
3电平输入
（试验，FS nF的[1： 0]，聚乙烯/ HD） （这些管脚
通常连接到V
DD
， GND或
unconected 。 ）
V
IN
= V
DD
/G
ND
,V
DD
=最大。 （ REF和FB
输入）
高，V
IN
= V
DD
MID ，V
IN
= V
DD
/2
低，V
IN
= V
SS
3电平输入
（试验，FS nF的[1： 0]，
DS [ 1 ： 0 ] ， PD ＃ / DIV ，
PE / HD ）
分钟。
2.97
–
2.0
V
DD
– 0.6
V
DD
/2 – 0.3
–
–5
–
–50
–200
–100
–
–
–
2.4
2.4
–
230
4
马克斯。
3.63
0.8
–
–
V
DD
/2 +
0.3
0.6
5
200
50
–
–
100
0.4
0.4
–
–
2
单位
V
V
V
V
V
V
A
A
A
A
A
A
V
V
V
V
mA
mA
pF
V
IMM[9]
V
ILL[9]
I
IL
I
3
I
PU
I
PD
V
OL
V
OH
I
DDQ
I
DD
C
IN
输入上拉电流
输入下拉电流
输出低电压
输出高电压
V
IN
= V
SS
, V
DD
=最大。
V
IN
= V
DD
, V
DD
=最大值（ SOE ＃ ）
I
OL
= 12 MA（ PE / HD = L / H ） ， （ NQ [ 0 ： 1 ] ）
I
OL
= 24 MA（ PE / HD = MID ） ， （ NQ [ 0 ： 1 ] ）
I
OH
= -12毫安（PE / HD = L / H ） ， （ NQ [ 0 ： 1 ] ）
I
OH
= -24毫安（PE / HD = MID ） ， （ NQ [ 0 ： 1 ] ）
V
DD
=最大值， TEST = MID ， REF =低，
SOE ＃ =低，输出不装
@ 100 MHz的
静态电源电流
动态电源电流
输入引脚电容
文件编号： 38-07338牧师* C
第10个5
[+ ]反馈
QQ：2881677436 复制
