CY6264
8K ×8静态RAM
特点
温度范围
- 商业： 0 ° C至70℃
- 工业级： -40 ° C至85°C
- 汽车-A ： -40 ° C至85°C
高速
—
55纳秒
CMOS的最佳速度/功耗
易于扩展内存与CE
1
，CE
2
和OE特点
TTL兼容的输入和输出
自动断电时取消
提供无铅和无无铅28引脚SNC
包
功能说明
该CY6264是一个高性能的CMOS静态RAM
由8位， 8192字。易内存扩展
由低电平有效芯片使能（ CE提供
1
），活性
高芯片使能（ CE
2
）和低电平有效输出使能（ OE ）
三态驱动器。这两款器件都具有自动
掉电功能（ CE
1
） ，降低功耗
超过70％时，取消选择。该CY6264封装在一个
450密耳（ 300 - mil主体） SOIC 。
一个低电平有效写使能信号（ WE ）控制
所述存储器的写入/读出操作。当CE
1
和WE
输入均为低和CE
2
为高电平时，对八个数据数据
输入/输出管脚（ I / O的
0
通过I / O
7
）被写入到存储器
位置上的地址寻址的地址本
销（A
0
至A
12
） 。读出装置通过完成
选择器件和使能输出端，CE
1
和OE
低电平有效，CE
2
高电平有效，当我们处于非活动状态或
HIGH 。位置在这些条件下，将内容
上的地址引脚寻址的信息存在于
八个数据输入/输出管脚。
输入/输出引脚保持，除非高阻抗状态
该芯片被选择，输出被使能，和写使能
（WE）为HIGH 。模头涂布用于确保阿尔法免疫力。
逻辑框图
引脚配置
SOIC
顶视图
NC
A
4
A
5
A
6
A
7
A
8
A
9
A
10
A
11
A
12
I / O
0
I / O
1
I / O
2
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
WE
CE
2
A
3
A
2
A
1
OE
A
0
CE
1
I / O
7
I / O
6
I / O
5
I / O
4
I / O
3
I / O
0
输入缓冲器
I / O
1
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
行解码器
检测放大器
I / O
2
I / O
3
I / O
4
I / O
5
I / O
6
8K ×8
ARRAY
CE
1
CE
2
WE
OE
列解码器
动力
下
I / O
7
A
10
A
11
A
0
A
9
A
12
赛普拉斯半导体公司
文件编号： 001-02367修订版**
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年8月8日
[+ ]反馈
CY6264
选购指南
范围
最大访问时间
最大工作电流
广告
产业
汽车-A
最大的CMOS待机电流
广告
产业
汽车-A
15
30
-55
55
100
260
-70
70
100
200
200
15
30
30
单位
ns
mA
mA
mA
mA
mA
mA
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
存储温度................................. -65 ° C至+ 150°C
环境温度与
电源应用............................................. -55 ° C至+ 125°C
电源电压对地电位............... -0.5V至+ 7.0V
直流电压应用到输出的
在高Z状态
[1]
............................................ -0.5V至7.0 V
直流输入电压
[1]
......................................... -0.5V至+ 7.0V
输出电流为输出（ LOW ） ............................. 20毫安
静电放电电压........................................... >2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ...... >200毫安
工作范围
范围
广告
产业
汽车-A
环境
温度
0
°
C至+70
°
C
–40
°
C至+ 85
°
C
–40
°
C至+ 85
°
C
V
CC
5V
±
10%
电气特性
在整个工作范围
-55
参数
V
OH
V
OL
V
IH
V
IL
I
IX
I
OZ
I
CC
描述
输出高电压
输出低电压
输入高电压
输入低电压
[1]
输入漏电流
V
CC
操作
电源电流
GND < V
I
＆ LT ; V
CC
V
CC
=最大，我
OUT
= 0毫安
Com'l
Ind'l
自动-A
I
SB1
自动CE
1
掉电电流
最大。 V
CC
，CE
1
＆ GT ; V
IH ，
分钟。占空比= 100 ％
Com'l
Ind'l
自动-A
I
SB2
自动CE
1
掉电电流
最大。 V
CC
，CE
1
＆ GT ; V
CC
- 0.3V ， Com'l
V
IN
＆ GT ; V
CC
- 0.3V或V
IN
＆ LT ; 0.3V
Ind'l
自动-A
15
30
20
50
输出漏电流接地< V
I
＆ LT ; V
CC
，输出禁用
测试条件
V
CC
=最小值，我
OH
= -4.0毫安
V
CC
=最小值，我
OL
= 8.0毫安
2.2
–0.5
–5
–5
分钟。
2.4
0.4
V
CC
0.8
+5
+5
100
260
2.2
–0.5
–5
–5
马克斯。
分钟。
2.4
0.4
V
CC
0.8
+5
+5
100
200
200
20
40
40
15
30
30
mA
mA
-70
马克斯。
单位
V
V
V
V
A
A
mA
电容
[2]
参数
C
IN
C
OUT
描述
输入电容
输出电容
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 5.0V
马克斯。
7
7
单位
pF
pF
注意事项：
1.最小电压等于-3.0V为脉冲持续时间小于30纳秒。
2.测试开始后任何设计或工艺变化，可能会影响这些参数。
文件编号： 001-02367修订版**
第2 9
[+ ]反馈
CY6264
交流测试负载和波形
5V
产量
30 pF的
INCLUDING
夹具
范围
R1 481
5V
产量
R2
255
5 pF的
INCLUDING
夹具
范围
R1 481
所有的输入脉冲
3.0V
R2
255
GND
10%
90%
90%
10%
＆ LT ; 5纳秒
＆ LT ; 5纳秒
(a)
(b)
相当于：
戴维南等效
产量
167
1.73V
开关特性
在整个工作范围
[3]
-55
参数
读周期
t
RC
t
AA
t
OHA
t
ACE1
t
ACE2
t
美国能源部
t
LZOE
t
HZOE
t
LZCE1
t
LZCE2
t
HZCE
t
PU
t
PD
写周期
[6]
t
WC
t
SCE1
t
SCE2
t
AW
t
HA
t
SA
t
PWE
t
SD
t
HD
t
HZWE
t
LZWE
写周期时间
CE
1
低到写结束
CE
2
HIGH到写入结束
地址建立撰写完
从写端地址保持
地址建立到开始写
WE脉冲宽度
数据建立到写结束
从写端数据保持
WE低到高Z
[4]
WE高到低Z
5
50
40
30
40
0
0
25
25
0
20
5
70
60
50
55
0
0
40
35
0
30
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
读周期时间
地址到数据有效
从地址变化数据保持
CE
1
低到数据有效
CE
2
高到数据有效
OE低到DATA有效
OE低到低Z
OE高到高Z
[4]
CE
1
低到低Z
[5]
CE
2
高到低Z
CE
1
高到高阻
[4, 6]
CE
2
低到高Z
CE
1
低到电
CE
1
高到掉电
0
25
5
3
20
0
30
3
20
5
5
30
5
55
40
25
5
30
55
55
5
70
70
35
70
70
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
分钟。
马克斯。
分钟。
-70
马克斯。
单位
注意事项：
3.测试条件假设为5纳秒或更小的信号的过渡时间，定时1.5V的参考电平，为0的输入脉冲电平到3.0V ，并在指定的输出负载
I
OL
/I
OH
和30 pF负载电容。
4. t
HZOE ，
t
HZCE
和叔
HZWE
用C指定
L
= 5 pF的作为交流测试负载（b）部分。过渡测
±500
毫伏从稳态电压。
5.在任何给定的温度和电压条件下，叔
HZCE
小于吨
LZCE
对于任何给定的设备。
6.存储器的内部写入时间由CE的重叠限定
1
低，CE
2
高，和WE为低电平。这两个信号必须为低电平启动写，要么
信号可以通过去HIGH结束写入。的数据输入的设置和保持时间应参考该终止写信号的上升沿。
文件编号： 001-02367修订版**
第3 9
[+ ]反馈
CY6264
开关波形
（续）
写周期号1 （我们控制）
[8, 10]
t
WC
地址
t
SCE1
CE
1
CE
2
t
SCE2
OE
t
AW
WE
t
SA
t
PWE
t
HA
t
SD
DATA IN
数据有效
IN
t
HZWE
数据I / O
数据中，未定义
t
HD
t
LZWE
高阻抗
写周期号2 （ CE控制）
[8, 10, 11]
t
WC
地址
CE
1
t
SA
CE
2
t
SCE2
t
AW
t
PWE
WE
t
SD
DATA IN
数据有效
IN
t
HZWE
数据I / O
高阻抗
数据中，未定义
t
HD
t
HA
t
SCE1
注意：
11.如果CE变同时与WE高高时，输出保持在高阻抗状态。
文件编号： 001-02367修订版**
第5 9
[+ ]反馈
QQ：2881677436 复制
