CY5057
高频可编程闪存
PLL冷冲模具扩频
特点
■
■
■
■
■
■
■
■
■
■
■
好处
■
闪存可编程芯片进行封装编程晶体
振荡器
高分辨率的锁相环（PLL），与10位乘法器
和7位的除法
闪存可编程电容阵列调整
简单的两针编程接口（不含VDD和
V
SS
销）
芯片上使用外部25.1 MHz的根本振荡器
调整晶体
闪存可编程扩频与传播
在± 0.25％和± 2.00 ％的百分比
开/关功能的扩展频谱
工作频率： 5 MHz至170 MHz的3.3 V± 10 ％
七位线性后置分频器与鸿沟选项
除以2 ，以分频127
可编程PD ＃或OE引脚
可实现快速周转的定制振荡器，降低了
通过放养空白部分库存成本。此外，该
部分可以是闪存编程高达100倍。这将减少
编程错误，并提供了一个简便的升级途径
现有的设计。
使合成的高度精确和稳定的输出时钟的
频率与零或低PPM 。
通过调整使输出时钟频率微调
晶体的负载电容。
使器件进入标准的4或6引脚封装。
降低了振荡器的成本，因为锁相环可以被编程以
高频率使用低频率，低成本的晶体。
提供各种传播率。
提供的能力来启用或禁用扩展频谱与
一个外部引脚。
提供输出配置和测试灵活性。
能够实现低功耗运行和输出使能功能。
提供了灵活性，通过选择系统应用
瞬时或同步变化的输出。
适用于大多数的PC ，消费类电子以及网络应用。
具有更低的EMI比振荡器。
易于使用的设计输入软件支持。
■
■
■
■
■
■
■
■
■
■
■
■
可编程异步或同步OE和PD ＃
模式
■
低抖动输出： <为200 ps （峰峰值）在3.3 V± 10 ％
■
■
控制上升和下降时间，输出压摆率
软件配置支持
逻辑框图
XIN
XOUT
晶振
具有8位
电容阵列
7-bit
÷Q
10-bit
÷P
传播
SPECTRUM
100
400-MHz
PLL
7-bit
产量
分频器
块
OUT
SSON ＃
PD ＃ / OE
闪存配置/
扩频存储
赛普拉斯半导体公司
文件编号： 38-07363牧师* I
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2011年3月21日
[+ ]反馈
CY5057
模垫
图1.芯片焊盘图
记
有源芯片尺寸： X = 75.0密耳/ 1907
μm
Y = 56.2密耳/ 1428
μm
抄写员： X（垂直） = 3.4密耳/ 86.2
μm
Y（水平） = 2.8密耳/ 71
μm
焊接区窗口： 85
μm
x 85
μm
焊盘间距： 125
μm
x 125
μm
（焊盘中心焊盘中心）
晶圆厚度： 11密耳典型
表1.芯片焊盘定义
[垫坐标是从模具的中心引用（X = 0，Y = 0） ]
名字
V
DD
V
SS
XIN
XOUT
PD ＃ / OE
V
PP
SDA
SSON ＃
10
模垫
1,2
6,7
4
3
5
电源
地
晶门销
水晶漏针
闪存可编程充当掉电或自动使能输出
在正常工作模式。弱上拉是默认启用的。
超压时，进入编程模式。
数据引脚，当进入并在编程模式。
低电平有效扩频控制。主张低的导通
内部调制波形上。强拉下来被启用
默认情况下。下拉在掉电模式下被禁用。
时钟引脚编程模式。必须双键键合到
OUT垫不使用SSON ＃功能引脚。有一个
内部上拉下来放在散热垫上电阻。
9
时钟输出。在灯架上有垫的内部下拉电阻。
弱上拉下来是默认启用的。默认输出是从
参考。
无连接引脚（不接这个盘） 。
834.183
462.840
834.183
589.848
描述
X坐标
–843.612
883.743, 887.355
–843.612
–843.612
–843.612
Y坐标
597.849, 427.266
–563.304, –369.957
–1.806
236.565
–424.662
SCL
OUT
NC
8
834.183
335.832
文件编号： 38-07363牧师* I
第11 2
[+ ]反馈
CY5057
功能说明
CY5057是一个Flash编程，精度高，基于PLL的模
设计用于晶体振荡器的市场。它还包含蔓延
已启用或与外部禁用频谱电路
引脚。模集成了一个低成本25.1 MHz的基本
通孔或表面安装在一个4或6针调谐晶体
封装。该振荡器装置可放养空白部分
并在最后的编程封装的自定义频率
舞台发货前。这使得能够更快地制造
定制和标准晶体振荡器，而无需
专用和昂贵的晶体。
CY5057包含一个片上振荡器和独特的振荡器
调谐电路，用于微调的输出频率。水晶
C
负载
选择性地通过编程的一组闪存调整
存储位。此功能是用来补偿晶体
变化或以获得更精确的合成频率。
CY5057使用一个简单的双引脚的编程接口，不含
在V
SS
和V
DD
销。
.
从5兆赫产生时钟输出
以170 MHz的3.3 V± 10 ％的工作电压。您可以重新设置
整个Flash多次配置修改或再使用
编程的库存。
CY5057的PLL芯片被设计为非常高的分辨率。它有一个
10位的反馈计数器乘法器和一个7比特的参考计数器
分频器。这使得能够高度精确和稳定的合成
输出时钟频率，零或低PPM错误。输出
在PLL或振荡器由一个7位的线性被进一步修改
后除法器，总的126分频选项（2至127） 。
CY5057还包含灵活的电源管理控制。
这些部件包括电源关断模式（PD ＃ = 0）和
输出使能模式（ OE = 1 ） 。掉电和输出
启动模式有一个额外的设置来确定定时
（同步或异步），相对于该输出信号。
控制上升和下降时间，唯一的输出驱动电路，以及
创新的电路设计技术，使CY5057具有低
抖动和准确的输出。这使得它适用于大多数PC机
网络和消费应用。
CY5057还具有一个额外的频谱扩展功能，是
禁用或外部引脚使能。欲了解更多信息，
指节
扩频。
PLL输出频率
CY5057包含高分辨率的PLL用10位乘法器
和7位分频器。 PLL的输出频率
由下面的等式确定：
2
(
P
BL
+ 4
)
+宝
-
F
PLL
= ---------------------------------------------
F
REF
(
Q
L
+ 2
)
在这个等式：
■
■
■
等式（1）
Q
L
为加载的程序或引用计数器值
（Q计数器）
P
BL
是加载或编程反馈计数器值
（ P计数器）
宝是在P偏移位（仅是0或1 ）
在扩频模式中，时间平均的P值被用来
计算平均频率。
电源管理功能
CY5057中包含Flash可编程PD ＃ （低电平有效），并
OE（高电平有效）的功能。如果选择了省电模式
（PD ＃ = 0）时，振荡器和锁相环被放置在一个低电源
当前待机模式，输出三态和弱
拉低。振荡器和PLL电路必须重新锁定时，
部分离开掉电模式。如果选择输出使能模式
（OE = 0） ，则输出是三态，弱拉低。在这
模式中，振荡器和PLL电路继续工作，允许
迅速恢复到正常运行状态时，输出使能。
此外， PD ＃和OE模式可以被编程以
发生同步或异步地相对于该
输出信号。当异步设置时，所述功率
关闭或禁用输出立即发生（允许逻辑
延迟）无关，在时钟周期的位置。不过，
当同步建立时，该部会等待一个下落
在输出之前，掉电或输出使能信号是边缘
发起。这可以防止输出毛刺。在异步或
同步设置，输出始终处于启用状态
同步通过等待输出的下一个下降沿。
扩频
CY5057包括扩频与Flash编程
传播率和调制频率。传播中心
获得非线性“好时之吻”调制。传播
百分比被编程到的值之间的±0.25％和
± 2.00％ ，在0.25 ％的间隔。只有一个传播信息（一
特定百分比蔓延和一个输出频率）可
可以在一个时间编程到器件。
CY5057具有打开和关闭功能的扩展频谱。传播
光谱是启用还是通过外部引脚禁用。定时
此功能在部分解释
开关波形
on
第7页。
闪存配置和扩频
存储块
表2
总结了闪存可配置的功能
存储位。请参阅“ CY5057编程规范”的
编程细节。该规范可从以下地址获得
赛普拉斯的工厂代表。
表2.闪存可编程特性
反馈计数器值（P）的
引用计数器的值（ Q）
输出分频器选择
振荡器调节（负载电容值）
振荡器直接输出
电源管理模式（ OE或PD ＃ ）
功率管理的定时（同步或异步）
扩频
上拉和下拉电阻
文件编号： 38-07363牧师* I
调整
频率
第11 3
[+ ]反馈
CY5057
图2.晶体振荡器调谐电路
RF
XIN
XOUT
C
XIN
C
XOUT
C7
C6
C5
C4
C3
C2
C1
C0
C0
C1
C2
C3
C4
C5
C6
C7
表3.晶体振荡器调节上限值
位
[1]
C
7
（MSB）
C
6
C
5
C
4
C
3
C
2
C
1
C
0
（ LSB ）
每比特的电容（ pF）的
24.32
12.16
6.08
3.04
1.52
0.76
0.38
0.19
无墨口模接地图（ DPM ）格式
赛普拉斯船舶无墨晶圆为客户提供一个
所附模具拾取图，它是用来确定好
模具组装和编程。客户也可以访问
通过个人DPM文件在方便
ftp.cypress.com
使用有效的用户帐户登录名和密码。
请联系您当地的赛普拉斯现场应用工程师（ FAE ）或
销售代表为客户FTP帐户。在DPM文件
使用划线晶圆厂批号和晶片号被命名
在晶片。在DPM文件传输到FTP帐户
客户在出厂的时候出船对晶片
他们的采购订单（ PO ） 。
记
1. C
鑫
C
XOUT ，
和寄生电容由于计算的总电容，当夹具和必须包含包。
文件编号： 38-07363牧师* I
第11 4
[+ ]反馈
CY5057
绝对最大额定值
超出最大额定值可能会缩短的使用寿命
装置。用户指导未经过测试。
电源电压................................................ .. -0.5 7.0 V
输入电压............................................- 0.5 V至V
DD
+ 0.5
存储温度（无冷凝） ......... -55 ° C至125°C
结温................................... -40 ° C至125°C
在TJ数据保留= 125°C .................................. > 10年
最大的非挥发性编程周期...................... 100
静电放电电压.......................................... > 2000 V
（每MIL -STD -883方法3015 ）
输出（垫9 ）接收器或电流源........最大20 mA
工作条件
参数
V
DD
T
AJ[2]
C
LC
X
REF
C
in
C
XIN
C
XOUT
T
PSRT
电源电压（ 3.3 V ）
工作温度，结
在输出最大电容性负载（ CMOS电平的规格）
V
DD
= 3.0 V至3.6 V ，输出频率为5 MHz到170 MHz的
参考频率与扩频禁用。基本调整晶体
只
输入电容（除晶体引脚）
晶振输入电容（所有内部盖关闭）
晶振输出电容（所有内部瓶盖关闭）
上电时所有V
DD
s到达到指定的最低电压
（功率坡道必须是单调）
描述
民
3.0
–40
–
25.1
–
10
10
0.005
最大
3.6
100
15
25.1
7
14
14
500
单位
V
°C
pF
兆赫
pF
pF
pF
ms
DC电气特性
（环境温度为-40 ℃100℃ ）
参数
V
IL
V
IH
V
OL
V
OH
I
ILPDOE
I
IHPDOE
I
ILSR
I
IHSR
I
DD
I
OZ
I
PD
R
UP
R
DN
Rf
描述
输入低电压
PD ＃ / OE和SSON ＃引脚
输入高电压
PD ＃ / OE和SSON ＃引脚
输出低电压， OUT引脚
输出高电压， CMOS
水平
输入低电平电流， PD ＃ / OE引脚
输入高电流， PD ＃ / OE引脚
输入低电平电流， SSON ＃引脚
输入高电流， SSON ＃引脚
电源电流
待机电流
上拉电阻的PD ＃ / OE引脚
下拉电阻上SSON ＃
和OUT引脚
水晶反馈电阻
测试条件
V
DD
= 3.0 V–3.6 V
V
DD
= 3.0 V–3.6 V
V
DD
= 3.0 V ， 3.6 V，I
OL
= 8毫安
V
DD
= 3.0 V ， 3.6 V，I
OH
= -8毫安
V
IN
= V
SS
（内部上拉= 3 MΩ典型值）
V
IN
= V
DD
（内部上拉= 100 kΩ的典型值）
V
IN
= V
SS
（内部下拉电阻= 100 kΩ的典型值）
V
IN
= V
DD
（内部下拉电阻= 100 kΩ的典型值）
无负载，V
DD
= 3.0 V ， 3.6 V ，的F out = 170 MHz的
V
DD
= 3.0 V ， 3.6 V ，设备断电与
PD ＃
V
DD
= 3.0 V ， 3.6 V ，测量V
IN
=V
SS
V
DD
= 3.0 V ， 3.6 V ，测量V
IN
= 0.7 V
DD
V
DD
= 3.0 V ， 3.6 V ，测量V
IN
= 0.5 V
DD
V
DD
= 3.0 V ， 3.6 V ，测量X
IN
= 0
民
–
0.7*V
DD
–
V
DD
– 0.4
–
–
–
–
–
–
–
1
80
80
100
最大
0.3*V
DD
–
0.4
–
10
10
10
50
50
50
50
6
150
150
–
单位
V
V
V
V
μA
μA
μA
μA
mA
μA
μA
MΩ
kΩ
kΩ
kΩ
输出漏电流， OUT引脚V
DD
= 3.0 V ， 3.6 V ，输出禁用与OE
文件编号： 38-07363牧师* I
第11个5
[+ ]反馈
CY5057
高频可编程闪存
PLL冷冲模具扩频
特点
Flash的可编程芯片进行封装编程
晶体振荡器的
好处
可实现快速周转的定制振荡器，并降低了
通过放养空白部分库存成本。此外，该
部分可以被编程到100倍，这减少了
编程错误，并提供了一个简便的升级途径
现有的设计
使合成的高度精确和稳定的输出时钟的
频率具有零或低的PPM
能够通过调整微调的输出时钟频率
C
负载
晶体
使器件进入标准的四或六针封装。
降低了振荡器的成本，因为锁相环可以被编程为具有高
使用低频率的频率，低成本的晶体
提供各种传播率
提供能力来启用或禁用扩频用
外部引脚
服务大多数PC ，网络和消费电子应用
提供灵活的输出配置和测试
实现低功耗运行和输出使能功能
提供灵活的系统应用中，通过选择
在输出的瞬时或同步变化
适用于大多数的PC ，消费电子和网络应用
具有更低的EMI比振荡器
设计输入方便易用的软件支持
高分辨率的锁相环（PLL），以10位
乘法器和7位的除法
闪存可编程电容阵列调整
简单的双引脚编程接口（不包括V
DD
和V
SS
销）
片上使用外部25.1 - MHz的基频振荡器
心理调节晶体
闪存可编程扩频与传播
在+ 0.25 ％和+ 2.00 ％百分比
扩频开/关功能
工作频率
5-170 MHz的电压为3.3V ± 10 ％
7位线性后置分频器与鸿沟选项
除以2 ，以分频127
可编程PD ＃或OE引脚
可编程异步或同步OE和
PD ＃模式
低抖动输出
<为200 ps （峰峰值） ，在3.3V ± 10 ％
控制上升和下降时间，输出压摆率
软件配置支持
模垫说明
水平划线
1
VDD
2
VDD
SSON ＃
10
OUT
9
3
XOUT
Y
NC
8
注意：
垂直划线
4
XIN
5
PD ＃ / OE
VSS
7
VSS
6
X
有源芯片尺寸： X = 75.0密耳/ 1907
m
Y = 56.2密耳/ 1428
m
抄写员：X （水平） = 2.8密耳/ 71
m
Y（垂直） = 3.4密耳/ 86.2
m
焊接区窗口： 85
m
x 85
m
焊盘间距： 125
m
x 125
m
（焊盘中心焊盘中心）
晶圆厚度： 11密耳典型
赛普拉斯半导体公司
文件编号： 38-07363牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的六月30,2003
CY5057
XIN
XOUT
晶振
具有10位
电容阵列
7-bit
÷Q
10-bit
÷P
100
400-MHz
PLL
7-bit
产量
分频器
块
OUT
SSON ＃
传播
SPECTRUM
PD ＃ / OE
闪存配置/
扩频存储
模垫摘要
垫坐标是从中心管芯（X = 0，Y = 0）的引用。
名字
V
DD
V
SS
XIN
XOUT
PD ＃ / OE
模垫
1,2
6,7
4
3
5
描述
电源
地
晶门销
水晶漏针
X坐标
–843.612
883.743, 887.355
–843.612
–843.612
Y坐标
597.849, 427.266
–563.304, –369.957
–1.806
236.565
–424.662
闪速可编程充当掉电或
–843.612
输出使能在正常工作模式。弱上拉
默认情况下是启用的。
超压而进入编程模式。
而进入，虽然在编程数据引脚
模式。
V
PP
SDA
SSON ＃
10
低电平有效扩频控制。主张低
打开内部调制波形。强
下拉是默认启用的。下拉处于禁用
省电模式。
时钟引脚编程模式。应该是双
粘接到OUT垫不使用SSON ＃管脚
功能。在灯架上有一个内部下拉电阻
垫。
834.183
589.848
SCL
OUT
9
时钟输出。这里是834.183内部下拉电阻
这种垫。强下拉是默认启用的。默认
输出是从基准。
无连接引脚。 （请勿将本垫）
834.183
462.840
NC
8
335.832
文件编号： 38-07363牧师* B
第2页8
CY5057
功能说明
该CY5057是闪速可编程的，高精确度，
基于PLL的设计的晶体振荡器市场模具。它
还包含扩展频谱电路，可以启用或
与外部销禁用。模集成有
低价25.1兆赫基本在四调谐晶体或
六针通孔或表面贴装封装。该振荡器
设备可放养的空白部分和定制频率
在最后阶段之前可以被编程在封装
航运。这使得定制的快速转弯的制造和
标准的晶体振荡器，无需专用的，
昂贵的晶体。
该CY5057包含一个片上振荡器和独特的振荡
荡器的调谐电路，用于微调的输出频率。该
晶体C
负载
可以通过编程设定有选择地调整
闪存位。此功能可用于补偿
为晶体变体，或以获得更精确的合成
频率。
该CY5057使用一个简单的两针编程接口
不包括V
SS
和V
DD
引脚
.
时钟输出可
从5 MHz到170 MHz的产生电压为3.3V ± 10 ％工作
电压。全闪存配置可以被重新编程
多次，从而允许编程库存被改变或
重复使用。
该CY5057锁相环模具已被设计为非常高的
分辨率。它具有10位的反馈计数器乘法器和一
7位参考分频器分频。这使
合成高度精确和稳定的输出时钟的
频率具有零或低的PPM误差。 PLL的输出
或者振荡器可以由一个7位的线性进一步改性
后除法器，总的126分频选项（2至127） 。
该CY5057还包含灵活的电源管理
控制。这些部件包括掉电模式
（PD ＃ = 0）和输出使能模式（OE = 1）。掉电
和输出使能模式有一个额外的设置，以
确定关于定时（同步或异步）
到的输出信号。
控制上升和下降时间，唯一的输出驱动电路，以及
创新的电路设计技术，使CY5057到
具有低抖动和准确的输出使其适合于大多数
PC ，网络和消费电子应用。
该CY5057还具有一个额外的频谱扩展功能
可被禁用或与外部引脚使能。请
参考扩频节。
闪存可编程的功能
调整
反馈计数器值（P）的
频率
引用计数器的值（ Q）
输出分频器选择
振荡器调节（负载电容值）
振荡器直接输出
电源管理模式（ OE或PD ＃ ）
功率管理的定时（同步或异步）
扩频
PLL输出频率
该CY5057包含高分辨率PLL，具有一个10位的多
钳和PLL的一个7位的divider.The输出频率
由下式确定：
2
(
P
BL
+ 4
)
+宝
-
F
PLL
= -----------------------------------------------
F
REF
(
Q
L
+ 2
)
其中Q
L
是加载或编程参考计数器
值（Q计数器） ，P
BL
是加载或编程反馈
计数器的值（ P计数器） ，以及宝是P的偏移位（只能
是0或1） 。在扩频模式下，时间平均P
值被用于计算平均频率。
电源管理功能
该CY5057中包含Flash可编程PD ＃ （低电平有效）
和OE （高电平有效）的功能。如果掉电模式
选择（PD ＃ = 0）时，振荡器和锁相环被置于低
供给电流的待机模式，输出为三态和
弱拉低。振荡器和PLL电路必须重新锁
器件退出掉电模式时。如果输出使能模式
被选择（ OE = 0）时，输出为三态，弱上拉
低。在此模式中，振荡器和PLL电路继续
操作，允许迅速恢复到正常运行状态时，
输出被使能。
此外， PD ＃和OE模式可以被编程为
发生同步或异步地相对于该
输出信号。当异步设置时，所述
断电或输出禁用时立即（允许
逻辑延迟无关，在时钟周期的位置）。
然而，当同步建立时，该部分的等待
对于在输出断电或输出前一下降沿
使能信号启动，从而防止输出毛刺。在
异步或同步的设置，输出为
总是同步启用了等待下一个下降沿
输出的边缘。
闪存配置和扩频
存储块
下表总结了这些都被配置的功能
urable通过闪存位。请参阅“ CY5057
编程规范“的编程细节。该
规格可以从赛普拉斯工厂获得表象
表性。
文件编号： 38-07363牧师* B
第3页8
CY5057
扩频
该CY5057包括扩频与闪存编程
梅布尔传播率和调制频率。中心
传播非线性“赫希吻”调制能够得到。
传播百分比可以被编程为中间值
+ 0.250 ％和+ 2.00％ ，在0.25 ％的间隔。只有一个传播
简介（一具体比例蔓延和一个输出
频率），可以在一个时间被编程到器件
该CY5057具有扩频开/关功能。该
扩频可以启用或禁用通过用户
一个外部引脚。此功能的计时显示在“开关
波形“部分。
RF
XIN
XOUT
C
XIN
C
XOUT
C7
C6
C5
C4
C3
C2
C1
C0
C0
C1
C2
C3
C4
C5
C6
C7
图1.晶体振荡器调谐电路
晶体振荡器调节上限值
[1]
位
C
7
C
6
C
5
C
4
C
3
C
2
C
1
C
0
每比特的电容（ pF）的
24.32
12.16
6.08
3.04
1.52
0.76
0.38
0.19
注意：
1. C
鑫
C
XOUT ，
和寄生电容由于计算的总电容，当夹具和应包括包。
文件编号： 38-07363牧师* B
第4页8
CY5057
绝对最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
电源电压................................................ ..- 0.5 + 7.0V
输入电压............................................ -0.5V到V
DD
+ 0.5
储存温度（无冷凝） .....- 55 ° C至+ 125°C
结温................................ -40 ° C至+ 125°C
数据保留@ TJ = 125°C ................................ > 10年
最大编程周期........................................ 100
静电放电电压.......................................... > 2000V
（每MIL -STD -883方法3015 ）
工作条件
参数
V
DD
T
AJ[2]
C
LC
X
REF
C
in
C
XIN
C
XOUT
T
PU
电源电压（ 3.3V ）
工作温度，结
马克斯。在输出电容负载（ CMOS电平的规格）
V
DD
= 3.0V - 3.6V ，输出频率= 5-170 MHz的
参考频率与扩频禁用。基本
调整晶体只。
输入电容（除晶体引脚）
晶振输入电容（所有内部盖关闭）
晶振输出电容（所有内部瓶盖关闭）
上电时间为所有V
DD
的到达指定的最低电压
（功率坡道必须是单调）
10
10
0.05
25.1
描述
分钟。
3.0
–40
马克斯。
3.6
100
15
25.1
7
14
14
500
单位
V
°C
pF
兆赫
pF
pF
pF
ms
直流电气特性， TJ = -40 100℃
参数说明
V
IL
V
IH
V
OL
V
OH
I
ILPDOE
I
IHPDOE
I
ILSR
I
IHSR
I
DD
I
OZ
I
PD
R
UP
R
DN
Rf
输入低电压
PD ＃ / OE和SSON ＃引脚
输入高电压
PD ＃ / OE和SSON ＃引脚
输出低电压， OUT引脚
输出高电压， CMOS电平
输入低电平电流， PD ＃ / OE引脚
输入高电流， PD ＃ / OE引脚
输入低电平电流， SSON ＃引脚
输入高电流， SSON ＃引脚
电源电流
输出漏电流， OUT引脚
待机电流
上拉电阻的PD ＃ / OE引脚
下拉电阻的SSON ＃和
OUT引脚
水晶反馈电阻
测试条件
CMOS电平，V 30％
DD
V
DD
= 3.0V–3.6V
CMOS电平，V 70％
DD
V
DD
= 3.0V–3.6V
V
DD
= 3.0V - 3.6V ，我
OL
= 8毫安
V
DD
= 3.0V - 3.6V ，我
OH
= -8毫安
V
IN
= V
SS
（内部上拉= 3MΩ典型值）
V
IN
= V
DD
（内部上拉= 100kΩ的典型值）
V
IN
= V
SS
（内部下拉= 100kΩ的典型值）
V
IN
= V
DD
（内部下拉= 100kΩ的典型值）
无负载，V
DD
= 3.0V - 3.6V ，的F out = 170 MHz的
V
DD
= 3.0V - 3.6V ，输出禁止使用OE
V
DD
= 3.0V - 3.6V ，设备断电与PD ＃
V
DD
= 3.0 3.6V ，在V测
IN
=V
SS
V
DD
= 3.0V - 3.6V ，在V测
IN
= 0.7V
DD
V
DD
= 3.0V - 3.6V ，在V测
IN
= 0.5V
DD
V
DD
= 3.0V - 3.6V ，在X测
IN
= 0.
1
80
80
100
V
DD
–
0.4
10
10
10
50
50
50
50
6
150
150
0.7
0.4
分钟。马克斯。单位
0.3
V
DD
V
DD
V
V
A
A
A
A
mA
A
A
M
k
k
k
注意：
2.在赛普拉斯标准TSSOP封装，外部晶振。
文件编号： 38-07363牧师* B
第5页8
CY5057
高频可编程闪存
PLL冷冲模具扩频
特点
■
■
■
■
■
■
■
■
好处
■
闪存可编程芯片进行封装编程晶体
振荡器
高分辨率的锁相环（PLL），与10位乘法器
和7位的除法
闪存可编程电容阵列调整
简单的2针编程接口（不包括VDD和VSS
销）
芯片上使用外部25.1 MHz的根本振荡器
调整晶体
闪存可编程扩频与传播
在+ 0.25 ％和+ 2.00 ％百分比
开/关功能的扩展频谱
工作频率
5至170 MHz的电压为3.3V ± 10 ％
七位线性后置分频器与鸿沟选项
除以2 ，以分频127
可编程PD ＃或OE引脚
可实现快速周转的定制振荡器，降低了
通过放养空白部分库存成本。此外，该
部分可以是闪存编程高达100倍。这将减少
编程错误，并提供了一个简便的升级途径
现有的设计。
使合成的高度精确和稳定的输出时钟的
频率与零或低PPM 。
通过调整使输出时钟频率微调
CLOAD的结晶。
使器件进入标准的4或6引脚封装。
降低了振荡器的成本，因为锁相环可以被编程以
高频率使用低频率，低成本的晶体。
提供各种传播率。
提供的能力来启用或禁用扩展频谱与
一个外部引脚。
提供输出配置和测试灵活性。
实现了低操作或输出使能功能。
提供了灵活性，通过选择系统应用
瞬时或同步变化的输出。
适用于大多数的PC ，消费类电子以及网络应用。
具有更低的EMI比振荡器。
易于使用的设计输入软件支持。
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
可编程异步或同步OE和PD ＃
模式
■
低抖动输出
<为200 ps （峰峰值） ，在3.3V ± 10 ％
■
■
控制上升和下降时间，输出压摆率
软件配置支持
逻辑框图
XIN
XOUT
晶振
具有8位
电容阵列
7-bit
÷Q
10-bit
÷P
传播
SPECTRUM
100
400-MHz
PLL
7-bit
产量
分频器
块
OUT
SSON ＃
PD ＃ / OE
闪存配置/
扩频存储
赛普拉斯半导体公司
文件编号： 38-07363牧师* E
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2008年11月3日
[+ ]反馈
CY5057
模垫说明
记
有源芯片尺寸： X = 75.0密耳/ 1907
μm
Y = 56.2密耳/ 1428
μm
抄写员：Y （水平） = 2.8密耳/ 71
μm
X（垂直）= 3.4密耳/ 86.2
μm
焊接区窗口： 85
μm
x 85
μm
焊盘间距： 125
μm
x 125
μm
（焊盘中心焊盘中心）
晶圆厚度： 11密耳和29密耳典型（见
订购的细节信息表）
模垫摘要
[垫坐标是从模具的中心引用（X = 0，Y = 0） ]
表1.模垫摘要
名字
V
DD
V
SS
XIN
XOUT
PD ＃ / OE
V
PP
SDA
SSON ＃
10
模垫
1,2
6,7
4
3
5
电源
地
晶门销
水晶漏针
闪存可编程充当掉电或自动使能输出
在正常工作模式。弱上拉是默认启用
进入编程模式时，超压
数据引脚，当进入并在编程模式
低电平有效扩频控制。主张低的导通
内部调制波形上。强拉下来被启用
默认情况下。下拉在掉电模式下被禁用
时钟引脚编程模式。必须双键键合到
OUT垫不使用SSON ＃功能引脚。有一个
内部下拉电阻放在散热垫上
9
时钟输出。在灯架上有垫的内部下拉电阻。
弱上拉下来是默认启用的。默认输出是从
参考
无连接引脚（不接这个盘）
834.183
462.840
834.183
589.848
描述
X坐标
–843.612
883.743, 887.355
–843.612
–843.612
–843.612
Y坐标
597.849, 427.266
–563.304, –369.957
–1.806
236.565
–424.662
SCL
OUT
NC
8
834.183
335.832
文件编号： 38-07363牧师* E
第10 2
[+ ]反馈
CY5057
功能说明
CY5057是一个Flash编程，精度高，基于PLL的模
设计用于晶体振荡器的市场。它还包含蔓延
已启用或与外部禁用频谱电路
引脚。模集成了一个低成本25.1 MHz的基本
通孔或表面安装在一个4或6针调谐晶体
封装。该振荡器装置可放养空白部分
并在最后的编程封装的自定义频率
舞台发货前。这使得能够更快地制造
定制和标准晶体振荡器，而无需
专用和昂贵的晶体。
CY5057包含一个片上振荡器和独特的振荡器
调谐电路，用于微调的输出频率。水晶
C
负载
选择性地通过编程的一组闪存调整
存储位。此功能是用来补偿晶体
变化或以获得更精确的合成频率。
CY5057使用一个简单的两针编程接口不含
在V
SS
和V
DD
引脚
.
从5兆赫产生时钟输出
以170 MHz的电压为3.3V ± 10 ％的工作电压。您可以重新设置
整个Flash多次配置修改或再使用
编程的库存。
CY5057的PLL芯片被设计为非常高的分辨率。它有一个
10位的反馈计数器乘法器和一个7比特的参考计数器
分频器。这使得能够高度精确和稳定的合成
输出时钟频率，零或低PPM错误。输出
在PLL或振荡器由一个7位的线性被进一步修改
后除法器，总的126分频选项（2至127） 。
CY5057还包含灵活的电源管理控制。
这些部件包括电源关断模式（PD ＃ = 0）和
输出使能模式（ OE = 1 ） 。掉电和输出
启动模式有一个额外的设置来确定定时
（同步或异步），相对于该输出信号。
控制上升和下降时间，唯一的输出驱动电路，以及
创新的电路设计技术，使CY5057具有低
抖动和准确的输出。这使得它适用于大多数PC机
网络和消费应用。
CY5057还具有一个额外的频谱扩展功能，是
禁用或外部引脚使能。看
扩频
了解详细信息。
PLL输出频率
CY5057包含高分辨率的PLL用10位乘法器
和7位分频器。 PLL的输出频率
由下面的等式确定：
2
(
P
BL
+ 4
)
+宝
-
F
PLL
= ---------------------------------------------
F
REF
(
Q
L
+ 2
)
在这个等式：
■
■
■
等式（1）
Q
L
为加载的程序或引用计数器值
（Q计数器）
P
BL
是加载或编程反馈计数器值
（ P计数器）
宝是在P偏移位（仅是0或1 ）
在扩频模式中，时间平均的P值被用来
计算平均频率。
电源管理功能
CY5057中包含Flash可编程PD ＃ （低电平有效），并
OE（高电平有效）的功能。如果选择了省电模式
（PD ＃ = 0）时，振荡器和锁相环被放置在一个低电源
当前待机模式，输出三态和弱
拉低。振荡器和PLL电路必须重新锁定时，
部分离开掉电模式。如果选择输出使能模式
（OE = 0） ，则输出是三态，弱拉低。在这
模式中，振荡器和PLL电路继续工作，允许
迅速恢复到正常运行状态时，输出使能。
此外， PD ＃和OE模式可以被编程以
发生同步或异步地相对于该
输出信号。当异步设置时，所述功率
关闭或禁用输出立即发生（允许逻辑
延迟）无关，在时钟周期的位置。不过，
当同步建立时，该部会等待一个下落
在输出之前，掉电或输出使能信号边缘
启动，从而防止输出毛刺。在异步或
同步设置，输出始终处于启用状态
同步通过等待输出的下一个下降沿。
闪存配置和扩频
存储块
表2
总结了闪存可配置的功能
存储位。请参阅“ CY5057编程规范”的
编程细节。该规范可从以下地址获得
赛普拉斯的工厂代表。
表2.闪存可编程特性
反馈计数器值（P）的
引用计数器的值（ Q）
输出分频器选择
振荡器调节（负载电容值）
振荡器直接输出
电源管理模式（ OE或PD ＃ ）
功率管理的定时（同步或异步）
扩频
上拉和下拉电阻
文件编号： 38-07363牧师* E
调整
频率
扩频
CY5057包括扩频与Flash编程
传播率和调制频率。传播中心
获得非线性“好时之吻”调制。传播
个被编程为在+ 0.250 ％和价值观
+ 2.00％ ，在0.25 ％的间隔。只有一个传播信息（一
特定百分比蔓延和一个输出频率）可
可以在一个时间编程到器件。
CY5057具有打开和关闭功能的扩展频谱。传播
光谱是启用还是通过外部引脚禁用。定时
此功能在解释
开关波形
第7页。
第10 3
[+ ]反馈
CY5057
图1.晶体振荡器调谐电路
RF
XIN
XOUT
C
XIN
C
XOUT
C7
C6
C5
C4
C3
C2
C1
C0
C0
C1
C2
C3
C4
C5
C6
C7
表3.晶体振荡器调节上限值
位
[1]
C
7
（MSB）
C
6
C
5
C
4
C
3
C
2
C
1
C
0
（ LSB ）
每比特的电容（ pF）的
24.32
12.16
6.08
3.04
1.52
0.76
0.38
0.19
无墨口模接地图（ DPM ）格式
赛普拉斯船舶无墨晶圆为客户提供一个accompa-
又不让挑死的地图，它是用来确定好模具的
组装和编程。客户也可以访问
通过个人DPM文件在方便
ftp.cypress.com
使用有效的用户帐户登录名和密码。
请联系您当地的赛普拉斯现场应用工程师（ FAE ）或
销售代表为客户FTP帐户。在DPM文件
使用划线晶圆厂批号和晶片号被命名
在晶片。在DPM的文件被传输到客户的
FTP帐户时，工厂运出针对他们的晶圆
采购订单（ PO ） 。
绝对最大额定值
超出最大额定值可能会缩短的使用寿命
装置。用户指导未经过测试。
电源电压................................................ ， -0.5至+ 7.0V
输入电压0.5V .............................................-到V
DD
+ 0.5
储存温度（无冷凝） ...... -55 ° C至+ 125°C
结点温度................................. -40 ° C至+ 125°C
在TJ数据保留= 125°C .................................. > 10年
最大的非挥发性编程周期...................... 100
静电放电电压........................................... > 2000V
（每MIL -STD -883方法3015 ）
输出（垫9 ）接收器或电流源........最大20 mA
记
1. C
鑫
C
XOUT ，
和寄生电容由于计算的总电容，当夹具和应包括包。
文件编号： 38-07363牧师* E
第10 4
[+ ]反馈
CY5057
工作条件
参数
V
DD
T
AJ[2]
C
LC
X
REF
C
in
C
XIN
C
XOUT
T
PSRT
电源电压（ 3.3V ）
工作温度，结
在输出最大电容性负载（ CMOS电平的规格）
V
DD
= 3.0V至3.6V ，输出频率为5 MHz到170 MHz的
参考频率与扩频禁用。基本调整晶体
只
输入电容（除晶体引脚）
晶振输入电容（所有内部盖关闭）
晶振输出电容（所有内部瓶盖关闭）
上电时所有V
DD
s到达到指定的最低电压
（功率坡道必须是单调）
描述
民
3.0
–40
--
25.1
--
10
10
0.005
最大
3.6
100
15
25.1
7
14
14
500
单位
V
°C
pF
兆赫
pF
pF
pF
ms
DC电气特性
（环境温度为-40 ℃100℃ ）
参数
V
IL
V
IH
V
OL
V
OH
I
ILPDOE
I
IHPDOE
I
ILSR
I
IHSR
I
DD
I
OZ
I
PD
R
UP
R
DN
Rf
描述
输入低电压
PD ＃ / OE和SSON ＃引脚
输入高电压
PD ＃ / OE和SSON ＃引脚
输出高电压， CMOS
水平
测试条件
CMOS电平，V 30％
DD
V
DD
= 3.0V–3.6V
CMOS电平，V 70％
DD
V
DD
= 3.0V–3.6V
V
DD
= 3.0V - 3.6V ，我
OH
= -8毫安
民
--
0.7*
V
DD
0.4
V
DD
– 0.4
--
--
--
--
--
--
--
1
80
80
100
--
10
10
10
50
50
50
50
6
150
150
--
最大
0.3*
V
DD
单位
V
V
V
V
μA
μA
μA
μA
mA
μA
μA
MΩ
kΩ
kΩ
kΩ
输出低电压， OUT引脚V
DD
= 3.0V - 3.6V ，我
OL
= 8毫安
低输入电流， PD ＃ / OE引脚V
IN
= V
SS
（内部上拉= 3 MΩ典型值）
输入高电流， PD ＃ / OE
针
V
IN
= V
DD
（内部上拉= 100 kΩ的典型值）
低输入电流， SSON ＃引脚V
IN
= V
SS
（内部下拉电阻= 100 kΩ的典型值）
输入大电流， SSON ＃
针
电源电流
V
IN
= V
DD
（内部下拉电阻= 100 kΩ的典型值）
无负载，V
DD
= 3.0V - 3.6V ，的F out = 170 MHz的
输出漏电流， V OUT
DD
= 3.0V - 3.6V ，输出禁止使用OE
针
待机电流
上拉电阻的PD ＃ / OE
针
V
DD
= 3.0V - 3.6V ，设备断电与PD ＃
V
DD
= 3.0 3.6V ，在V测
IN
=V
SS
V
DD
= 3.0V - 3.6V ，在V测
IN
= 0.7V
DD
下拉电阻上SSON ＃ V
DD
= 3.0V - 3.6V ，在V测
IN
= 0.5V
DD
和OUT引脚
水晶反馈电阻
V
DD
= 3.0V - 3.6V ，在X测
IN
= 0.
文件编号： 38-07363牧师* E
第10个5
[+ ]反馈
CY5057
高频可编程闪存
PLL冷冲模具扩频
特点
■
■
■
■
■
■
■
■
好处
■
闪存可编程芯片进行封装编程晶体
振荡器
高分辨率的锁相环（PLL），与10位乘法器
和7位的除法
闪存可编程电容阵列调整
简单的2针编程接口（不包括VDD和VSS
销）
芯片上使用外部25.1 MHz的根本振荡器
调整晶体
闪存可编程扩频与传播
在+ 0.25 ％和+ 2.00 ％百分比
开/关功能的扩展频谱
工作频率
5-170 MHz的电压为3.3V ± 10 ％
七位线性后置分频器与鸿沟选项
除以2 ，以分频127
可编程PD ＃或OE引脚
可实现快速周转的定制振荡器，降低了
通过放养空白部分库存成本。此外，该
部分可以是闪存编程高达100倍。这将减少
编程错误，并提供了一个简便的升级途径
现有的设计。
使合成的高度精确和稳定的输出时钟的
频率与零或低PPM 。
通过调整使输出时钟频率微调
CLOAD的结晶。
使器件进入标准的4或6引脚封装。
降低了振荡器的成本，因为锁相环可以被编程以
高频率使用低频率，低成本的晶体。
提供各种传播率。
提供的能力来启用或禁用扩展频谱与
一个外部引脚。
提供输出配置和测试灵活性。
实现了低操作或输出使能功能。
提供了灵活性，通过选择系统应用
瞬时或同步变化的输出。
适用于大多数的PC ，消费类电子以及网络应用。
具有更低的EMI比振荡器。
易于使用的设计输入软件支持。
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
可编程异步或同步OE和PD ＃
模式
■
低抖动输出
<为200 ps （峰峰值） ，在3.3V ± 10 ％
■
■
控制上升和下降时间，输出压摆率
软件配置支持
模垫说明
水平划线
1
VDD
2
VDD
SSON ＃
10
OUT
9
3
XOUT
Y
NC
8
垂直划线
记
有源芯片尺寸： X = 75.0密耳/ 1907
μm
Y = 56.2密耳/ 1428
μm
抄写员：X （水平） = 2.8密耳/ 71
μm
Y（垂直） = 3.4密耳/ 86.2
μm
焊接区窗口： 85
μm
x 85
μm
焊盘间距： 125
μm
x 125
μm
（焊盘中心焊盘中心）
晶圆厚度： 11密耳典型
4
XIN
5
PD ＃ / OE
VSS
7
VSS
6
X
赛普拉斯半导体公司
文件编号： 38-07363牧师* C
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2008年3月10日
[+ ]反馈
CY5057
框图
XIN
XOUT
晶振
具有8位
电容阵列
7-bit
÷Q
10-bit
÷P
传播
SPECTRUM
7-bit
产量
分频器
块
100
400-MHz
PLL
OUT
SSON ＃
PD ＃ / OE
闪存配置/
扩频存储
模垫摘要
垫坐标是从模具的中心引用（X = 0，Y = 0）的
表1.模垫摘要
名字
V
DD
V
SS
XIN
XOUT
PD ＃ / OE
V
PP
SDA
SSON ＃
10
模垫
1,2
6,7
4
3
5
电源。
地面上。
晶门销。
水晶漏针。
闪存可编程用作断电或输出启用
正常运行模式。弱上拉是默认启用的。
超压时，进入编程模式。
数据引脚，当进入并在编程模式。
低电平有效扩频控制。主张低的导通
内部调制波形上。强拉下来被启用
默认情况下。下拉在掉电模式下被禁用。
时钟引脚编程模式。必须双键键合到OUT
垫不使用SSON ＃功能引脚。有一个内部
向下拉此片电阻。
9
时钟输出。在灯架上有垫的内部下拉电阻。
弱上拉下来是默认启用的。默认输出是从
参考。
无连接引脚（不接这个盘） 。
834.183
462.840
834.183
589.848
描述
X坐标
–843.612
–843.612
–843.612
–843.612
Y坐标
597.849, 427.266
–1.806
236.565
–424.662
883.743, 887.355 –563.304, –369.957
SCL
OUT
NC
8
834.183
335.832
文件编号： 38-07363牧师* C
第10 2
[+ ]反馈
CY5057
功能说明
CY5057是一个Flash编程，精度高，基于PLL的模
设计用于晶体振荡器的市场。它还包含蔓延
已启用或与外部禁用频谱电路
引脚。模集成了一个低成本25.1 MHz的基本
通孔或表面安装在四个或六个引脚可调谐的晶体
封装。该振荡器装置可放养空白部分
并在最后的编程封装的自定义频率
舞台发货前。这使得能够更快地制造
定制和标准晶体振荡器，而无需
专用和昂贵的晶体。
CY5057包含一个片上振荡器和独特的振荡器
调谐电路，用于微调的输出频率。水晶
C
负载
选择性地通过编程的一组闪存调整
存储位。此功能是用来补偿晶体
变化或以获得更精确的合成频率。
CY5057使用一个简单的两针编程接口不含
在V
SS
和V
DD
引脚
.
从5兆赫产生时钟输出
以170 MHz的电压为3.3V ± 10 ％的工作电压。您可以重新设置
整个Flash多次配置修改或再使用
编程的库存。
CY5057的PLL芯片被设计为非常高的分辨率。它有一个
10位的反馈计数器乘法器和一个7比特的参考计数器
分频器。这使得能够高度精确和稳定的合成
输出时钟频率，零或低PPM错误。输出
在PLL或振荡器由一个7位的线性被进一步修改
后除法器，总的126分频选项（2至127） 。
CY5057还包含灵活的电源管理控制。
这些部件包括电源关断模式（PD ＃ = 0）和
输出使能模式（ OE = 1 ） 。掉电和输出
启动模式有一个额外的设置来确定定时
（同步或异步），相对于该输出信号。
控制上升和下降时间，唯一的输出驱动电路，以及
创新的电路设计技术，使CY5057具有低
抖动和准确的输出。这使得它适用于大多数PC机
网络和消费应用。
CY5057还具有一个额外的频谱扩展功能，是
禁用或外部引脚使能。看
扩频
第4页的详细信息。
闪存配置和扩频
存储块
下表总结了可配置的特征
闪存存储器位。请参阅“ CY5057编程Specifi-
阳离子“的编程细节。该规范可
从赛普拉斯工厂代表获得。
表2.闪存可编程特性
反馈计数器值（P）的
引用计数器的值（ Q）
输出分频器选择
振荡器调节（负载电容值）
振荡器直接输出
电源管理模式（ OE或PD ＃ ）
功率管理的定时（同步或异步）
扩频
调整
频率
PLL输出频率
CY5057包含高分辨率的PLL用10位乘法器
和7位分频器。 PLL的输出频率
由下式确定：
2
(
P
BL
+ 4
)
+宝
-
F
PLL
= -----------------------------------------------
F
REF
(
Q
L
+ 2
)
在该式中：
■
■
■
Q
L
为加载的程序或引用计数器值
（Q计数器）
P
BL
是加载或编程反馈计数器值
（ P计数器）
宝是在P偏移位（仅是0或1 ）
在扩频模式中，时间平均的P值被用来
计算平均频率。
文件编号： 38-07363牧师* C
第10 3
[+ ]反馈
CY5057
电源管理功能
CY5057中包含Flash可编程PD ＃ （低电平有效），并
OE（高电平有效）的功能。如果选择了省电模式
（PD ＃ = 0）时，振荡器和锁相环被放置在一个低电源
当前待机模式，输出三态和弱
拉低。振荡器和PLL电路必须重新锁定时，
部分离开掉电模式。如果选择输出使能模式
（OE = 0） ，则输出是三态，弱拉低。在这
模式时，振荡器和PLL电路继续工作，允许
迅速恢复到正常运行状态时，输出使能。
此外， PD ＃和OE模式可以被编程以
发生同步或异步地相对于该
输出信号。当异步设置时，所述功率
关闭或禁用输出立即发生（允许逻辑
延迟）无关，在时钟周期的位置。不过，
当同步建立时，该部会等待一个下落
在输出之前，掉电或输出使能信号边缘
启动，从而防止输出毛刺。在异步或
同步设置，输出始终处于启用状态
同步通过等待输出的下一个下降沿。
扩频
CY5057包括扩频与Flash编程
传播率和调制频率。传播中心
获得非线性“好时之吻”调制。传播
个被编程为在+ 0.250 ％和价值观
+ 2.00％ ，在0.25 ％的间隔。只有一个传播信息（一
特定百分比蔓延和一个输出频率）可
可以在一个时间编程到器件。
CY5057具有打开和关闭功能的扩展频谱。传播
光谱是启用还是通过外部引脚禁用。定时
此功能在解释
开关波形
第7页。
图1.晶体振荡器调谐电路
RF
XIN
XOUT
C
XIN
C
XOUT
C7
C6
C5
C4
C3
C2
C1
C0
C0
C1
C2
C3
C4
C5
C6
C7
表3.晶体振荡器调节上限值
位
[1]
C
7
（MSB）
C
6
C
5
C
4
C
3
C
2
C
1
C
0
（ LSB ）
24.32
12.16
6.08
3.04
1.52
0.76
0.38
0.19
每比特的电容（ pF）的
记
1. C
鑫
C
XOUT ，
和寄生电容由于计算的总电容，当夹具和应包括包。
文件编号： 38-07363牧师* C
第10 4
[+ ]反馈
CY5057
无墨口模接地图（ DPM ）格式
赛普拉斯船舶无墨晶圆为客户提供一个accompa-
又不让挑死的地图，它是用来确定好模具的
组装和编程。客户也可以访问
个人DPM文件在他们方便的通过
ftp.cypress.com
使用有效的用户帐户登录名和密码。请联系您当地的
赛普拉斯现场应用工程师（ FAE ）或销售代表中
对准焦点为客户FTP帐户。在DPM文件被命名为
利用刻划在晶片上制造设施批号和晶片号。
在DPM文件传送到客户的FTP帐户
当工厂运出对他们的购买晶圆
订单（PO ） 。
绝对最大额定值
超出最大额定值可能会缩短的使用寿命
装置。用户指导未经过测试。
电源电压................................................ ， -0.5至+ 7.0V
输入电压0.5V .............................................-到V
DD
+ 0.5
储存温度（无冷凝） ...... -55 ° C至+ 125°C
结点温度................................. -40 ° C至+ 125°C
在TJ数据保留= 125°C .................................. > 10年
最大的非挥发性编程周期...................... 100
静电放电电压........................................... > 2000V
（每MIL -STD -883方法3015 ）
输出（垫9 ）接收器或电流源........最大20 mA
工作条件
参数
V
DD
T
AJ
[2]
描述
电源电压（ 3.3V ）
工作温度，结
在输出最大电容性负载（ CMOS电平的规格）
V
DD
= 3.0V - 3.6V ，输出频率= 5-170 MHz的
参考频率与扩频禁用。只有基本调整晶体
输入电容（除晶体引脚）
晶振输入电容（所有内部盖关闭）
晶振输出电容（所有内部瓶盖关闭）
上电时所有V
DD
s到达到指定的最低电压
（功率坡道必须是单调）
民
3.0
–40
--
25.1
--
10
10
0.005
最大
3.6
100
15
25.1
7
14
14
500
单位
V
°C
pF
兆赫
pF
pF
pF
ms
C
LC
X
REF
C
in
C
XIN
C
XOUT
T_PSRT
记
2.在赛普拉斯标准TSSOP封装，外部晶振。
文件编号： 38-07363牧师* C
第10个5
[+ ]反馈
QQ：2880707522 复制
