CY2XL11
100MHz的LVDS时钟发生器
特点
■
■
■
■
■
■
■
功能说明
该CY2XL11是一个基于PLL的高性能时钟发生器
与晶体振荡器接口和一个LVDS输出对。这是
优化，产生的PCI Express ，FC和其他高
性能的时钟频率。这也产生一个输出
频率是四倍于晶振频率。它使用
赛普拉斯的低噪声VCO技术，实现小于1皮秒
典型RMS相位抖动，满足高性能系统“
抖动要求。
一个低电压差分信号传输（ LVDS ）输出对
输出频率：100MHz
外部晶振频率： 25MHz的
低RMS相位抖动频率为100 MHz ，采用25 MHz晶振
（ 637 kHz至10 MHz的） ： 0.53 PS （典型值）
无铅8引脚TSSOP封装
电源电压： 3.3 V或2.5 V
商业级温度范围
逻辑框图
XIN
外
水晶
XOUT
水晶
振荡器
产量
分频器
CLK
CLK ＃
低噪声PLL
OE
引脚配置
图1.引脚图 - 8引脚TSSOP
VDD
VSS
XOUT
XIN
1
2
3
4
8
7
6
5
VDD
CLK
CLK ＃
OE
表1.引脚定义 - 8引脚TSSOP
引脚数
1, 8
2
3, 4
5
6,7
引脚名称
VDD
VSS
XOUT ， XIN
OE
CLK ＃ ， CLK
I / O类型
动力
动力
XTAL输出和输入
CMOS输入
LVDS输出
地
并联谐振晶体界面
输出使能。高电平时，输出使能。当低时，
输出为高阻态
差分时钟输出
描述
3.3 V或2.5 V电源。所有的电源电流流经针1
赛普拉斯半导体公司
文件编号： 001-42886修订版* F
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2011年3月18日
[+ ]反馈
CY2XL11
频率表
输入晶体频率（MHz ）
25
PLL倍频值
4
输出频率（ MHz）的
100
绝对最大条件
参数
V
DD
V
IN[1]
T
S
T
J
ESD
HBM
UL–94
Θ
JA[2]
描述
电源电压
输入电压， DC
温度，贮藏
温度，结
ESD保护（人体模型）
可燃性等级
–
相对于V
SS
非工作
–
JEDEC STD 22 - A114 -B
在1/8英寸
为1m / s气流
2.5米/ s气流
条件
民
–0.5
–0.5
–65
–
2000
V–0
100
91
87
° C / W
最大
4.4
V
DD
+ 0.5
150
135
–
单位
V
V
°C
°C
V
热阻，结到环境的0米/ s气流
工作条件
参数
V
DD
T
A
T
PU
3.3 V电源电压
2.5 V电源电压
环境温度
上电时所有V
DD
达到指定的最低电压（确保电源
坡道是单调）
描述
民
3.135
2.375
–5
0.05
最大
3.465
2.625
70
500
单位
V
V
°C
ms
DC电气特性
参数
I
DD[4]
V
OD[6]
ΔV
OD[6]
V
OS[7]
ΔV
OS
I
OZ
描述
电源电流与输出
终止
LVDS差分输出电压
测试条件
V
DD
= 3.465 V， OE = V
DD
，输出端接
V
DD
= 2.625 V， OE = V
DD
，输出端接
V
DD
= 3.3 V或2.5 V ，R
TERM
= 100
Ω
间
CLK和CLK ＃
民
–
–
247
–
1.125
–
–35
典型值
–
–
–
–
–
–
–
最大
120
115
454
50
1.375
50
35
单位
mA
mA
mV
mV
V
mV
μA
改变V
OD
完井V之间
DD
= 3.3 V或2.5 V ，R
TERM
= 100
Ω
间
甘南输出状态
CLK和CLK ＃
LVDS输出偏移电压
V
DD
= 3.3 V或2.5 V ，R
TERM
= 100
Ω
间
CLK和CLK ＃
改变V
OS
完井V之间
DD
= 3.3 V或2.5 V ，R
TERM
= 100
Ω
间
甘南输出状态
CLK和CLK ＃
输出漏电流
三态输出，未端接，测
一个引脚上，而浮动的其他引脚，
OE = V
SS
笔记
1.任何输入或IO引脚上的电压不能超过上电时的电源引脚。
2.使用Apache哨兵TI软件模拟。该板是从JEDEC标准多层导出。它可以测量76× 114 ×1.6毫米，拥有4层
铜（ 2/1/1/2盎司） 。内部层为100％的铜平面，而顶层和底层有50％金属化。没有通孔被包括在模型中。
3.输出端接100Ω CLK和CLK ＃之间。请参阅
图8第5页。
4. I
DD
包括目前约为4 mA是在输出端接电阻外部消散。
5.未经100％测试，保证设计和特性。
6.请参阅
图2中第4页。
7.请参阅
图3第4页。
文件编号： 001-42886修订版* F
第2 9
[+ ]反馈
CY2XL11
DC电气特性
（续）
参数
V
IH
V
IL
I
IH
I
IL
C
IN
C
INX
描述
输入高电压， OE引脚
输入低电压， OE引脚
输入大电流， OE引脚
低输入电流， OE引脚
输入电容， OE引脚
引脚电容， XIN XOUT &
–
–
OE = V
DD
OE = V
SS
–
–
测试条件
民
0.7 ×
V
DD
–
–
–50
–
–
典型值
–
–
–
–
15
4.5
最大
–
0.3 ×
V
DD
115
–
–
–
单位
V
V
A
A
pF
pF
AC电气特性
[3]
参数
F
OUT
T
R
, T
F[8]
T
Jitter(φ)[11]
T
DC[9]
T
OHZ[10]
T
OE[10]
描述
输出频率
输出上升或下降时间
RMS相位抖动（随机）
占空比
输出禁止时间
输出使能时间
–
20 ％到80％的满摆幅输出
F
OUT
= 100兆赫（ 637 kHz至10 MHz的）
测得的零交叉点
从OE下降沿时间
停止输出（异步）
从上升沿OE时间
在一个有效的频率输出
（异步）
时间CLK达到有效
频率从时间测
V
DD
= V
DD
（分）
民
–
–
–
45
–
–
典型值
100
0.5
0.53
–
–
–
最大
–
1.0
–
55
100
120
单位
兆赫
ns
ps
%
ns
ns
T
LOCK
启动时间
–
–
5
ms
水晶特点
参数
振荡模式
F
ESR
C
S
频率
等效串联电阻
旁路电容
描述
民
25
–
–
最大
25
50
7
单位
–
兆赫
Ω
pF
基本
笔记
8.请参阅
图4第4页。
9.请参阅
图5第4页。
10.请参阅
图6中第4页。
11.请参阅
图7第5页。
文件编号： 001-42886修订版* F
第3 9
[+ ]反馈
CY2XL11
100MHz的LVDS时钟发生器
特点
■
■
■
■
■
■
■
功能说明
该CY2XL11是基于高一个PLL（锁相环）
用晶体振荡器的界面性能时钟发生器
和一个LVDS输出对。它经过优化，可产生PCI
快递，FC和其它高性能的时钟频率。它
还产生一个输出频率，它是晶体的四倍
频率。它采用赛普拉斯的低噪声VCO技术
实现低于1 ps的典型RMS相位抖动，满足高
性能系统的抖动要求。
一个LVDS输出对
输出频率：100MHz
外部晶振频率： 25MHz的
低RMS相位抖动频率为100 MHz ，采用25 MHz晶振
（ 637 kHz至10 MHz的） ： 0.53 PS （典型值）
无铅8引脚TSSOP封装
电源电压： 3.3V或2.5V
商业级温度范围
逻辑框图
XIN
外
水晶
XOUT
OE
水晶
振荡器
低噪声
PLL
产量
分频器
CLK
CLK ＃
引脚配置
图1.引脚图 - 8引脚TSSOP
VDD
VSS
XOUT
XIN
1
2
3
4
8
7
6
5
VDD
CLK
CLK ＃
OE
表1.引脚定义 - 8引脚TSSOP
引脚数
1, 8
2
3, 4
5
6,7
引脚名称
VDD
VSS
XOUT ， XIN
OE
CLK ＃ ， CLK
I / O类型
动力
动力
XTAL输出和输入
CMOS输入
LVDS输出
地
并联谐振晶体界面
输出使能。高电平时，输出使能。当低时，
输出为高阻
差分时钟输出
描述
3.3V或2.5V电源。所有的电源电流流经针1
赛普拉斯半导体公司
文件编号： 001-42886修订版* D
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2009年9月18日
[+ ]反馈
CY2XL11
频率表
输入晶体频率（MHz ）
25
PLL倍频值
4
输出频率（ MHz）的
100
绝对最大条件
参数
V
DD
V
IN[1]
T
S
T
J
ESD
HBM
UL–94
Θ
JA[2]
描述
电源电压
输入电压， DC
温度，贮藏
温度，结
ESD保护（人体模型）
可燃性等级
热阻，结到
环境
JEDEC STD 22 - A114 -B
在1/8 。
0米/ s气流
为1m / s气流
2.5米/ s气流
相对于V
SS
非工作
条件
民
–0.5
–0.5
–65
–
2000
V–0
100
91
87
° C / W
最大
4.4
V
DD
+ 0.5
150
135
–
单位
V
V
°C
°C
V
工作条件
参数
V
DD
T
A
T
PU
3.3V电源电压
2.5V电源电压
环境温度
上电时所有V
DD
达到指定的最低电压（确保电源
坡道是单调）
描述
民
3.135
2.375
–5
0.05
最大
3.465
2.625
70
500
单位
V
V
°C
ms
DC电气特性
参数
I
DD[4]
V
OD[6]
ΔV
OD[6]
V
OS[7]
ΔV
OS
I
OZ
描述
测试条件
民
–
–
247
–
1.125
–
–35
典型值
–
–
–
–
–
–
–
最大
120
115
454
50
1.375
50
35
单位
mA
mA
mV
mV
V
mV
μA
电源电流与输出电压V
DD
= 3.465V ， OE = V
DD
，输出端接
终止
V
DD
= 2.625V ， OE = V
DD
，输出端接
LVDS差分输出电压
V
DD
= 3.3V或2.5V ，R
TERM
= 100Ω之间
CLK和CLK ＃
改变V
OD
完井V之间
DD
= 3.3V或2.5V ，R
TERM
= 100Ω之间
甘南输出状态
CLK和CLK ＃
LVDS输出偏移电压
V
DD
= 3.3V或2.5V ，R
TERM
= 100Ω之间
CLK和CLK ＃
改变V
OS
完井V之间
DD
= 3.3V或2.5V ，R
TERM
= 100Ω之间
甘南输出状态
CLK和CLK ＃
输出漏电流
三态输出，未端接，测
一个引脚上，而浮动的其他引脚， OE =
V
SS
笔记
1.任何输入或IO引脚上的电压不能超过上电时的电源引脚。
2.使用Apache哨兵TI软件模拟。该板是从JEDEC标准多层导出。它可以测量76× 114 ×1.6毫米，拥有4层
铜（ 2/1/1/2盎司） 。内部层为100％的铜平面，而顶层和底层有50％金属化。没有通孔被包括在模型中。
3.输出端接100Ω CLK和CLK ＃之间。请参阅
图8
第5页。
4. I
DD
包括目前约为4 mA是在输出端接电阻外部消散。
5.未经100％测试，保证设计和特性。
6.请参阅
图2
第4页。
7.请参阅
科幻gure 3
第4页。
文件编号： 001-42886修订版* D
第2 7
[+ ]反馈
CY2XL11
DC电气特性
（续）
参数
V
IH
V
IL
I
IH
I
IL
C
IN
C
INX
描述
输入高电压， OE引脚
输入低电压， OE引脚
输入大电流， OE引脚
低输入电流， OE引脚
输入电容， OE引脚
引脚电容， XIN XOUT &
OE = V
DD
OE = V
SS
测试条件
民
0.7*V
DD
–
–
–50
–
–
典型值
–
–
–
–
15
4.5
最大
–
0.3*V
DD
115
–
–
–
单位
V
V
A
A
pF
pF
AC电气特性
[3]
参数
F
OUT
T
R
, T
F[8]
T
Jitter(φ)[11]
T
DC[9]
T
OHZ[10]
T
OE[10]
T
LOCK
描述
输出频率
输出上升或下降时间
RMS相位抖动（随机）
占空比
输出禁止时间
输出使能时间
20 ％到80％的满摆幅输出
F
OUT
= 100兆赫（ 637 kHz至10 MHz的）
测得的零交叉点
从OE下降沿时间
停止输出（异步）
从上升沿OE时间
在一个有效的频率输出
（异步）
时间CLK达到有效
频率从时间测
V
DD
= V
DD
（分）
民
–
–
–
45
–
–
典型值
100
0.5
0.53
–
–
–
最大
–
1.0
–
55
100
120
单位
兆赫
ns
ps
%
ns
ns
启动时间
–
–
5
ms
水晶特点
参数
振荡模式
F
ESR
C
S
频率
等效串联电阻
旁路电容
描述
民
25
–
–
最大
25
50
7
单位
兆赫
Ω
pF
基本
笔记
8.请参阅
图4
第4页。
9.请参阅
图5
第4页。
10.请参阅
图6
第4页。
11.请参阅
图7
第5页。
文件编号： 001-42886修订版* D
第3页7
[+ ]反馈
QQ：2880707522 复制
