CY2V995
2.5 / 3.3V 200 MHz的多输出
零延迟缓冲器
特点
2.5V或3.3V操作
拆分银行的输出电源
输出频率范围： 6 MHz至200 MHz的
输出输出偏斜： < PS 150
周期间抖动： < PS 100
可选择上升沿或下降沿同步
8 LVTTL输出驱动50Ω端接线路
LVCMOS / LVTTL过压容限输入参考
可选择的锁相环（PLL）频率范围
和锁定指示
（ 1-6,8,10,12 ）×乘法和（ 1 / 2,1 / 4 ）×分频比
扩频兼容
掉电模式
工业温度范围： -40 ° C至+ 85°C
44引脚TQFP封装
描述
该CY2V995是一个低电压，低功耗， 8输出，
200 - MHz的时钟驱动器。它具有必要的功能，
优化的高性能计算机的定时和
通信系统。
用户可以编程输出银行的频率
通过nF的[0：1 ]和DS [ 0:1 ]引脚。的输出中的任何一个也可以
被连接到反馈输入来实现不同的参考
倍频和分频比和零
输入 - 输出延迟。
该器件还具有分割输出行电源
它使用户能够在运行两个银行（ 1Qn和2Qn ）
电源电平从其他两个银行的不同
（ 3Qn和4Qn ） 。此外， PE引脚控制同步的
的输出信号，以上升或下降的nization
参考时钟的边沿。
框图
TEST
PD ＃
PE
FS VDDQ1
引脚配置
PLL
FB
DS1 ： 0
LOCK
/N
3
3
4F1
1Q0
1F1:0
1Q1
SOE ＃
PD ＃
PE
VDDQ4
VDDQ4
4Q1
4Q0
VSS
VSS
VSS
2Q0
2F1:0
2Q1
3F1:0
3
3
/K
3Q0
3Q1
VDDQ3
1
2
3
4
5
6
7
8
9
10
11
12 13 14 15 16 17 18 19 20 2122
4F0
44 43 42 41 40 39 38 37 36 35 34
33
32
31
30
29
28
27
26
25
24
23
1F0
DS1
DS0
LOCK
VDDQ1
VDDQ1
1Q0
1Q1
VSS
VSS
VSS
4F1:0
3
3
/M
4Q0
4Q1
VDDQ4 SOE ＃
赛普拉斯半导体公司
文件编号： 38-07435修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年1月19日
VSS
3Q1
3Q0
VDDQ3
VDDQ3
FB
VDD
VDDQ1
2Q1
2Q0
VSS
3F1
3F0
REF
CY2V995
FS
VDD
REF
VSS
TEST
2F1
2F0
1F1
3
3
CY2V995
引脚说明
针
39
17
37
2
名字
REF
FB
TEST
SOE ＃
I
I
I
我， PD
I / O
[1]
TYPE
LVTTL /
LVCMOS
LVTTL
3-Level
LVTTL
参考时钟输入。
反馈输入。
在中频和高频，禁用PLL （除说明的3个条件） 。
REF
去所有输出。正常操作设置为低。
同步输出使能。
高电平时，停止时钟输出（除
2Q0和2Q1 ）在低电平状态（ PE = H或M） - 2Q0和2Q1可以使用
作为反馈信号，以保持相位锁定。当测试保持在MID
水平和SOE ＃为高时， nF的[1 ：0]引脚作为输出禁用控制
个别银行在nF的[ 1 ： 0 ] = 11 。正常操作设置SOE ＃低。
选择上升沿或下降沿控制和高或低输出驱动
强度。
当低/高输出与同步
参考时钟，正/负边沿分别。请参阅
表8 。
输出的选择频率。
请参阅
表3，图4 ，图5，
和
7.
选择的VCO的工作频率范围。
请参阅
表6 。
四家银行的两个输出。
请参阅
表5
频率设定。
选择反馈分频器。
请参阅
表1中。
掉电和参考分频器的控制。
低电平时，关闭整个
芯片。请参阅
表2
对于设置。
PLL锁定指示信号。
高电平表示锁定。 LOW指示
PLL未锁定和输出可能不同步于输入。
电源为4行输出缓冲器。
请参阅
表8
供应
等级限制
电源为3行输出缓冲器。
请参阅
表8
供应
等级限制
电源为银行1和银行2输出缓冲器。
请参阅
表8
供应层面的制约
电源的内部电路。
请参阅
表8
供应水平
限制
地
表1.反馈分频器设置
DS [1：0 ]
LL
LM
LH
ML
MM
MH
HL
HM
HH
N-二反馈输入
分频器
2
3
4
5
1
6
8
10
12
允许输出分
连接到FB
[4]
1或2的
1
1,2或4个
1或2的
1,2或4个
1或2的
1或2的
1
1
描述
4
PE
我， PU
LVTTL
34 ，33， 36 ，35， nF的[1 ：0]的
43, 42, 1, 44
41
26,27,20,21,
13,14,7,8
32, 31
3
30
5,6
15,16
19,28
18,40
FS
NQ [1 ：0]的
DS [1：0 ]
PD ＃
LOCK
I
I
O
I
我， PU
O
3-Level
3-Level
LVTTL
3-Level
LVTTL
LVTTL
动力
动力
动力
动力
动力
V
DD
Q4
[2]
PWR
V
DD
Q3
[2]
PWR
V
DD
Q1
[2]
PWR
V
DD[2]
PWR
PWR
9-12, 22-25, 38 V
SS
设备CON组fi guration
该CY2V995的输出可以被配置为在运行
频率范围为6兆赫到200兆赫。反馈
销为：输入分频器是由3级DS [1 0]控制
在表示
表1中。
注意事项：
1. “ PD ”表示内部上拉下来， “ PU ”表示内部上拉电阻。
2.旁路电容（ 0.1μF ）应放置在尽可能靠近每个电源正极引脚（ <0.2 “）。如果这些旁路电容不能靠近引脚的
高频滤波特性将通过迹线的引线电感被取消。
3.当TEST = MID和国有企业＃ =高， PLL仍然活跃nF的[ 1 ： 0 ] = LL用作输出禁用控制各个输出银行。歪斜的选择
一直有效，除非nF的[ 1 ： 0 ] = 11 。
4.允许输出分频比连接到FB 。 REF输入的频率为f
喃
/ N时，部分被配置为倍频
使用未分割输出为FB和设置的DS [1：0 ]至N（N = 1-6 ，8，10 ， 12）。
文件编号： 38-07435修订版**
第10 2
CY2V995
表2.掉电模式
PD ＃
H
L
CY2V995
启用
掉电
表6.频率范围选择
FS
L
M
H
PLL频率范围
24至50 MHz的
48至100兆赫
96至200兆赫
除了反馈分频器的CY2V995包括
输出分频器上池Bank3和BANK4 ，其通过控制
3F [1：0 ]和4F [ 1：0]中所示
表3
和
4,
分别。
表3.输出分频器设置 - 3银行
3F[1:0]
LL
[5]
HH
其他
的K - 区块3输出分
2
4
1
PE引脚决定是否输出同步
的上升沿或参考信号的下降沿，如
在表示
表7中。
表7. PE设置
PE
L
H
同步
负
积极
表4.输出分频器设置 - 银行4
4F[1:0]
LL
[5]
HH
其他
米 - BANK4输出分
2
倒
[6]
1
该CY2V995功能分离电源总线为银行1
和图2，行3和行4，其使得用户能够获得
从一台设备3.3V和2.5V的输出信号。核心
电源（V
DD
）必须设置一个级别，它等于或高于
比在输出电源中的任何一个。
表8.电源约束
V
DD
3.3V
2.5V
V
DD
Q1
[8]
3.3V或2.5V
2.5V
V
DD
Q3
[8]
3.3V或2.5V
2.5V
V
DD
Q4
[8]
3.3V或2.5V
2.5V
除法器的设置，输出频率，并可能config-
连接FB的urations到任何输出中总结
表5 。
表5.输出频率设置
CON组fi guration
FB输入
连接到
1Qn或2Qn
3Qn
4Qn
输出频率
1Q [0：1 ]和
2Q[0:1]
[7]
X F
REF
3Q[0:1]
4Q[0:1]
管理机构
下列机构提供规范适用于
CY2V995 。该机构名称及有关的规范
下面列出。
机构名称
JEDEC
IEEE
UL-194_V0
米尔
规范
JESD 51 （西塔JA ）
JESD 65 （偏移，抖动）
1596.3 （ Jiter规格）
94 （水分分级）
883E方法1012.1
（西塔的Therma JC ）
N / ×（1 / K） ×N个×（1 / M ）×
F
REF
F
REF
的N× （K / M ）×
F
REF
×K个架F
REF
X F
REF
N×M个架F
REF
的N× （M / K） ×N个X F
REF
F
REF
3级FS控制引脚设置决定了名义
的分频- 1输出的工作频率范围
装置。该CY2V995 PLL工作频率范围
对应于每一个FS的电平是由于在
表6 。
注意事项：
5. LL禁止输出，如果TEST = MID和国有企业＃ = HIGH 。
6.当4Q [ 0 ： 1 ]设置为反向运行（ HH模式） ， SOE ＃禁用这些输出高电平时， PE =高或MID ，国有企业＃禁用它们低时， PE =低。
7.这些输出的VCO时钟的不分割份数的副本。因此，在该列中的公式可用于计算的VCO的工作频率（F
喃
）在
一个给定的参考频率（F
REF
）和分频器和反馈配置。用户必须选择一个配置和参考频率，将产生
的VCO的频率是由FS引脚指定的范围内。请参阅
表6 。
8. V
DD
Q 1 /3/4不能设置在比该Ⅴ的更高
DD
。它们可以彼此，例如，被设定为不同V
DD
= 3.3V, V
DD
Q1 = 3.3V ，V
DD
Q3 = 2.5V
和V
DD
Q4 = 2.5V 。
文件编号： 38-07435修订版**
第10 3
CY2V995
绝对最大条件
参数
V
DD
V
DD
V
IN（分钟）
V
IN （MAX）
V
REF （最大）
V
REF （最大）
T
S
T
A
T
J
ESD
HBM
JC
JA
UL-94
MSL
F
IT
描述
工作电压
工作电压
输入电压
输入电压
参考输入电压
参考输入电压
温度，贮藏
温度，工作环境
温度，结
ESD保护（人体模型）
耗散，结到外壳
耗散，结到环境
可燃性等级
湿度敏感度等级
故障时间
生产测试
条件
官能@ 2.5V ±5％
功能@ 3.3V ± 10 ％
相对于V
SS
相对于V
DD
V
DD
= 3.3V
V
DD
= 2.5V
非功能性
实用
实用
MIL -STD -883方法3015
MIL -SPEC 883E方法1012.1
JEDEC （ JESD 51 ）
@在1月8日。
–65
–40
–
2000
42
74
V–0
1
10
PPM
分钟。
2.25
2.97
V
SS
– 0.3
–
马克斯。
2.75
3.63
–
V
DD
+ 0.3
5.5
4.6
+150
+85
155
–
单位
V
V
V
V
V
V
°C
°C
°C
V
° C / W
° C / W
DC规格@ 2.5V
参数
V
DD
V
IL
V
IH
V
IHH[9]
V
IMM[9]
V
ILL[9]
I
IL
I
3
描述
2.5工作电压
输入低电压
输入高电压
输入高电压
输入端电压
输入低电压
输入漏电流
3电平输入直流电流
V
IN
= V
DD
/G
ND
,V
DD
=最大
（ REF和FB输入）
高，V
IN
= V
DD
MID ，V
IN
= V
DD
/2
低，V
IN
= V
SS
I
PU
I
PD
V
OL
V
OH
I
DDQ
I
DDPD
I
DD
C
IN
输入上拉电流
输入下拉电流
输出低电压
输出高电压
V
IN
= V
SS
, V
DD
=最大
V
IN
= V
DD
, V
DD
=最大值（ SOE ＃ ）
I
OL
= 12毫安， （ NQ [0： 1]）
I
OL
= 2毫安（ LOCK ）
I
OH
= -12mA ， （ NQ [0： 1]）
I
OH
= -2mA （ LOCK ）
静态电源电流
掉电电流
动态电源电流
输入引脚电容
VDD =最大， TEST = MID ， REF =低，国有企业＃ =低，
输出不装
PD ＃ ，国有企业＃ =低
测试， nF的[1： 0]， DS [1：0 ] =高V
DD
=最大
@ 100 MHz的
2.0
2.0
–
10(typ.)
150
4
2
25
3电平输入
（ TEST ， FS ，
nF的[1： 0]， DS [1： 0]）的
2.5V ± 5%
REF ， FB ， PE ， PD ＃ ，和国有企业＃输入
条件
分钟。
2.375
–
1.7
马克斯。
2.625
0.7
–
单位
V
V
V
V
V
V
A
A
A
A
A
A
V
V
V
mA
A
mA
pF
3电平输入
V
DD
–
–
（试验，FS nF的[1： 0]， DS [1 ：0]）
–0.4
（这些引脚通常连接到VDD ， GND或不整合V / 2 - V / 2 +
DD
DD
已连接）
0.2
0.2
–
–5
–
–50
–200
–25
–
–
0.4
5
200
50
–
–
100
0.4
0.4
–
注意：
9.这些输入通常连接到VDD ， GND或悬空。内部终端电阻偏置未连接的输入到VDD / 2 。
文件编号： 38-07435修订版**
第10 4
CY2V995
DC规格@ 3.3V
参数
V
DD
V
IL
V
IH
V
IHH
[9]
描述
3.3工作电压
输入低电压
输入高电压
输入高电压
输入端电压
输入低电压
输入漏电流
3电平输入直流电流
3.3V ± 10%
条件
REF ， PE ， PD ＃ ， FB和国有企业＃输入
3电平输入
（试验，FS nF的[1： 0]， DS [1 ：0]）
（这些引脚通常连接到
VDD ， GND或unconected
V
IN
= V
DD
/G
ND
,V
DD
=最大
（ REF和FB输入）
高，V
IN
= V
DD
MID ，V
IN
= V
DD
/2
低，V
IN
= V
SS
3-Level
输入
（试验，
FS， nF的[1： 0]，
DS [1： 0]）的
分钟。
2.97
–
2.0
V
DD
–-0.6
V
DD
/2–0.3
–
–5
–
–50
–200
–25
–
–
2.4
2.4
–
马克斯。
3.63
0.8
–
–
V
DD
/2+0.3
0.6
5
200
50
–
–
100
0.4
0.4
–
单位
V
V
V
V
V
V
A
A
A
A
A
A
V
V
V
IMM[9]
V
ILL[9]
I
IL
I
3
I
PU
I
PD
V
OL
V
OH
I
DDQ
I
DDPD
I
DD
C
IN
输入上拉电流
输入下拉电流
输出低电压
输出高电压
V
IN
= V
SS
, V
DD
=最大
V
IN
= V
DD
, V
DD
=最大值（ SOE ＃ ）
I
OL
= 12毫安， （ NQ [0： 1]）
I
OL
= 2毫安（ LOCK ）
I
OH
= -12mA ， （ NQ [0： 1]）
I
OH
= -2mA （ LOCK ）
VDD =最大， TEST = MID ， REF =
低，国有企业＃ =低，输出不
装
PD ＃ ，国有企业＃ =低
测试， nF的[1： 0]， DS [1：0 ] =高
V
DD
=最大
@ 100 MHz的
静态电源电流
2
mA
掉电电流
动态电源电流
输入引脚电容
10(typ.)
230
4
25
A
mA
pF
AC输入规格
参数
T
R
,T
F
T
PWC
T
DCIN
F
REF
描述
输入的上升/下降时间
输入时钟脉冲
输入占空比
参考输入频率
FS = LOW
FS = MID
FS = HIGH
0.8V – 2.0V
高或低
条件
分钟。
–
2
10
2
4
8
马克斯。
10
–
90
50
100
200
单位
NS / V
ns
%
兆赫
开关特性
参数
F
OR
VCO
LR
VCO
LBW
t
SKEWPR
描述
输出频率范围
VCO锁定范围
VCO环路带宽
符合条件的，对偏移
[10]
与最早和最新的歪斜
同一银行内输出转换。
条件
分钟。
6
200
0.25
–
马克斯。
200
400
3.5
150
单位
兆赫
兆赫
兆赫
ps
注意：
10.测试负载= 20 pF的，终止VCC / 2 。所有输出同样加载。
文件编号： 38-07435修订版**
第10个5
CY2V995
2.5 / 3.3V 200 MHz的多输出
零延迟缓冲器
特点
2.5V或3.3V操作
拆分银行的输出电源
输出频率范围： 6 MHz至200 MHz的
输出输出偏斜： < PS 150
周期间抖动： < PS 100
可选择上升沿或下降沿同步
8 LVTTL输出驱动50Ω端接线路
LVCMOS / LVTTL过压容限输入参考
可选择的锁相环（PLL）频率范围
和锁定指示
（ 1-6,8,10,12 ）×乘法和（ 1 / 2,1 / 4 ）×分频比
扩频兼容
掉电模式
工业温度范围： -40 ° C至+ 85°C
44引脚TQFP封装
描述
该CY2V995是一个低电压，低功耗， 8输出，
200 - MHz的时钟驱动器。它具有必要的功能，
优化的高性能计算机的定时和
通信系统。
用户可以编程输出银行的频率
通过nF的[0：1 ]和DS [ 0:1 ]引脚。的输出中的任何一个也可以
被连接到反馈输入来实现不同的参考
倍频和分频比和零
输入 - 输出延迟。
该器件还具有分割输出行电源
它使用户能够在运行两个银行（ 1Qn和2Qn ）
电源电平从其他两个银行的不同
（ 3Qn和4Qn ） 。此外， PE引脚控制同步的
的输出信号，以上升或下降的nization
参考时钟的边沿。
框图
TEST
PD ＃
PE
FS VDDQ1
引脚配置
PLL
FB
DS1 ： 0
LOCK
/N
3
3
4F1
1Q0
1F1:0
1Q1
SOE ＃
PD ＃
PE
VDDQ4
VDDQ4
4Q1
4Q0
VSS
VSS
VSS
2Q0
2F1:0
2Q1
3F1:0
3
3
/K
3Q0
3Q1
VDDQ3
1
2
3
4
5
6
7
8
9
10
11
12 13 14 15 16 17 18 19 20 2122
4F0
44 43 42 41 40 39 38 37 36 35 34
33
32
31
30
29
28
27
26
25
24
23
1F0
DS1
DS0
LOCK
VDDQ1
VDDQ1
1Q0
1Q1
VSS
VSS
VSS
4F1:0
3
3
/M
4Q0
4Q1
VDDQ4 SOE ＃
赛普拉斯半导体公司
文件编号： 38-07435修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年1月19日
VSS
3Q1
3Q0
VDDQ3
VDDQ3
FB
VDD
VDDQ1
2Q1
2Q0
VSS
3F1
3F0
REF
CY2V995
FS
VDD
REF
VSS
TEST
2F1
2F0
1F1
3
3
CY2V995
引脚说明
针
39
17
37
2
名字
REF
FB
TEST
SOE ＃
I
I
I
我， PD
I / O
[1]
TYPE
LVTTL /
LVCMOS
LVTTL
3-Level
LVTTL
参考时钟输入。
反馈输入。
在中频和高频，禁用PLL （除说明的3个条件） 。
REF
去所有输出。正常操作设置为低。
同步输出使能。
高电平时，停止时钟输出（除
2Q0和2Q1 ）在低电平状态（ PE = H或M） - 2Q0和2Q1可以使用
作为反馈信号，以保持相位锁定。当测试保持在MID
水平和SOE ＃为高时， nF的[1 ：0]引脚作为输出禁用控制
个别银行在nF的[ 1 ： 0 ] = 11 。正常操作设置SOE ＃低。
选择上升沿或下降沿控制和高或低输出驱动
强度。
当低/高输出与同步
参考时钟，正/负边沿分别。请参阅
表8 。
输出的选择频率。
请参阅
表3，图4 ，图5，
和
7.
选择的VCO的工作频率范围。
请参阅
表6 。
四家银行的两个输出。
请参阅
表5
频率设定。
选择反馈分频器。
请参阅
表1中。
掉电和参考分频器的控制。
低电平时，关闭整个
芯片。请参阅
表2
对于设置。
PLL锁定指示信号。
高电平表示锁定。 LOW指示
PLL未锁定和输出可能不同步于输入。
电源为4行输出缓冲器。
请参阅
表8
供应
等级限制
电源为3行输出缓冲器。
请参阅
表8
供应
等级限制
电源为银行1和银行2输出缓冲器。
请参阅
表8
供应层面的制约
电源的内部电路。
请参阅
表8
供应水平
限制
地
表1.反馈分频器设置
DS [1：0 ]
LL
LM
LH
ML
MM
MH
HL
HM
HH
N-二反馈输入
分频器
2
3
4
5
1
6
8
10
12
允许输出分
连接到FB
[4]
1或2的
1
1,2或4个
1或2的
1,2或4个
1或2的
1或2的
1
1
描述
4
PE
我， PU
LVTTL
34 ，33， 36 ，35， nF的[1 ：0]的
43, 42, 1, 44
41
26,27,20,21,
13,14,7,8
32, 31
3
30
5,6
15,16
19,28
18,40
FS
NQ [1 ：0]的
DS [1：0 ]
PD ＃
LOCK
I
I
O
I
我， PU
O
3-Level
3-Level
LVTTL
3-Level
LVTTL
LVTTL
动力
动力
动力
动力
动力
V
DD
Q4
[2]
PWR
V
DD
Q3
[2]
PWR
V
DD
Q1
[2]
PWR
V
DD[2]
PWR
PWR
9-12, 22-25, 38 V
SS
设备CON组fi guration
该CY2V995的输出可以被配置为在运行
频率范围为6兆赫到200兆赫。反馈
销为：输入分频器是由3级DS [1 0]控制
在表示
表1中。
注意事项：
1. “ PD ”表示内部上拉下来， “ PU ”表示内部上拉电阻。
2.旁路电容（ 0.1μF ）应放置在尽可能靠近每个电源正极引脚（ <0.2 “）。如果这些旁路电容不能靠近引脚的
高频滤波特性将通过迹线的引线电感被取消。
3.当TEST = MID和国有企业＃ =高， PLL仍然活跃nF的[ 1 ： 0 ] = LL用作输出禁用控制各个输出银行。歪斜的选择
一直有效，除非nF的[ 1 ： 0 ] = 11 。
4.允许输出分频比连接到FB 。 REF输入的频率为f
喃
/ N时，部分被配置为倍频
使用未分割输出为FB和设置的DS [1：0 ]至N（N = 1-6 ，8，10 ， 12）。
文件编号： 38-07435修订版**
第10 2
CY2V995
表2.掉电模式
PD ＃
H
L
CY2V995
启用
掉电
表6.频率范围选择
FS
L
M
H
PLL频率范围
24至50 MHz的
48至100兆赫
96至200兆赫
除了反馈分频器的CY2V995包括
输出分频器上池Bank3和BANK4 ，其通过控制
3F [1：0 ]和4F [ 1：0]中所示
表3
和
4,
分别。
表3.输出分频器设置 - 3银行
3F[1:0]
LL
[5]
HH
其他
的K - 区块3输出分
2
4
1
PE引脚决定是否输出同步
的上升沿或参考信号的下降沿，如
在表示
表7中。
表7. PE设置
PE
L
H
同步
负
积极
表4.输出分频器设置 - 银行4
4F[1:0]
LL
[5]
HH
其他
米 - BANK4输出分
2
倒
[6]
1
该CY2V995功能分离电源总线为银行1
和图2，行3和行4，其使得用户能够获得
从一台设备3.3V和2.5V的输出信号。核心
电源（V
DD
）必须设置一个级别，它等于或高于
比在输出电源中的任何一个。
表8.电源约束
V
DD
3.3V
2.5V
V
DD
Q1
[8]
3.3V或2.5V
2.5V
V
DD
Q3
[8]
3.3V或2.5V
2.5V
V
DD
Q4
[8]
3.3V或2.5V
2.5V
除法器的设置，输出频率，并可能config-
连接FB的urations到任何输出中总结
表5 。
表5.输出频率设置
CON组fi guration
FB输入
连接到
1Qn或2Qn
3Qn
4Qn
输出频率
1Q [0：1 ]和
2Q[0:1]
[7]
X F
REF
3Q[0:1]
4Q[0:1]
管理机构
下列机构提供规范适用于
CY2V995 。该机构名称及有关的规范
下面列出。
机构名称
JEDEC
IEEE
UL-194_V0
米尔
规范
JESD 51 （西塔JA ）
JESD 65 （偏移，抖动）
1596.3 （ Jiter规格）
94 （水分分级）
883E方法1012.1
（西塔的Therma JC ）
N / ×（1 / K） ×N个×（1 / M ）×
F
REF
F
REF
的N× （K / M ）×
F
REF
×K个架F
REF
X F
REF
N×M个架F
REF
的N× （M / K） ×N个X F
REF
F
REF
3级FS控制引脚设置决定了名义
的分频- 1输出的工作频率范围
装置。该CY2V995 PLL工作频率范围
对应于每一个FS的电平是由于在
表6 。
注意事项：
5. LL禁止输出，如果TEST = MID和国有企业＃ = HIGH 。
6.当4Q [ 0 ： 1 ]设置为反向运行（ HH模式） ， SOE ＃禁用这些输出高电平时， PE =高或MID ，国有企业＃禁用它们低时， PE =低。
7.这些输出的VCO时钟的不分割份数的副本。因此，在该列中的公式可用于计算的VCO的工作频率（F
喃
）在
一个给定的参考频率（F
REF
）和分频器和反馈配置。用户必须选择一个配置和参考频率，将产生
的VCO的频率是由FS引脚指定的范围内。请参阅
表6 。
8. V
DD
Q 1 /3/4不能设置在比该Ⅴ的更高
DD
。它们可以彼此，例如，被设定为不同V
DD
= 3.3V, V
DD
Q1 = 3.3V ，V
DD
Q3 = 2.5V
和V
DD
Q4 = 2.5V 。
文件编号： 38-07435修订版**
第10 3
CY2V995
绝对最大条件
参数
V
DD
V
DD
V
IN（分钟）
V
IN （MAX）
V
REF （最大）
V
REF （最大）
T
S
T
A
T
J
ESD
HBM
JC
JA
UL-94
MSL
F
IT
描述
工作电压
工作电压
输入电压
输入电压
参考输入电压
参考输入电压
温度，贮藏
温度，工作环境
温度，结
ESD保护（人体模型）
耗散，结到外壳
耗散，结到环境
可燃性等级
湿度敏感度等级
故障时间
生产测试
条件
官能@ 2.5V ±5％
功能@ 3.3V ± 10 ％
相对于V
SS
相对于V
DD
V
DD
= 3.3V
V
DD
= 2.5V
非功能性
实用
实用
MIL -STD -883方法3015
MIL -SPEC 883E方法1012.1
JEDEC （ JESD 51 ）
@在1月8日。
–65
–40
–
2000
42
74
V–0
1
10
PPM
分钟。
2.25
2.97
V
SS
– 0.3
–
马克斯。
2.75
3.63
–
V
DD
+ 0.3
5.5
4.6
+150
+85
155
–
单位
V
V
V
V
V
V
°C
°C
°C
V
° C / W
° C / W
DC规格@ 2.5V
参数
V
DD
V
IL
V
IH
V
IHH[9]
V
IMM[9]
V
ILL[9]
I
IL
I
3
描述
2.5工作电压
输入低电压
输入高电压
输入高电压
输入端电压
输入低电压
输入漏电流
3电平输入直流电流
V
IN
= V
DD
/G
ND
,V
DD
=最大
（ REF和FB输入）
高，V
IN
= V
DD
MID ，V
IN
= V
DD
/2
低，V
IN
= V
SS
I
PU
I
PD
V
OL
V
OH
I
DDQ
I
DDPD
I
DD
C
IN
输入上拉电流
输入下拉电流
输出低电压
输出高电压
V
IN
= V
SS
, V
DD
=最大
V
IN
= V
DD
, V
DD
=最大值（ SOE ＃ ）
I
OL
= 12毫安， （ NQ [0： 1]）
I
OL
= 2毫安（ LOCK ）
I
OH
= -12mA ， （ NQ [0： 1]）
I
OH
= -2mA （ LOCK ）
静态电源电流
掉电电流
动态电源电流
输入引脚电容
VDD =最大， TEST = MID ， REF =低，国有企业＃ =低，
输出不装
PD ＃ ，国有企业＃ =低
测试， nF的[1： 0]， DS [1：0 ] =高V
DD
=最大
@ 100 MHz的
2.0
2.0
–
10(typ.)
150
4
2
25
3电平输入
（ TEST ， FS ，
nF的[1： 0]， DS [1： 0]）的
2.5V ± 5%
REF ， FB ， PE ， PD ＃ ，和国有企业＃输入
条件
分钟。
2.375
–
1.7
马克斯。
2.625
0.7
–
单位
V
V
V
V
V
V
A
A
A
A
A
A
V
V
V
mA
A
mA
pF
3电平输入
V
DD
–
–
（试验，FS nF的[1： 0]， DS [1 ：0]）
–0.4
（这些引脚通常连接到VDD ， GND或不整合V / 2 - V / 2 +
DD
DD
已连接）
0.2
0.2
–
–5
–
–50
–200
–25
–
–
0.4
5
200
50
–
–
100
0.4
0.4
–
注意：
9.这些输入通常连接到VDD ， GND或悬空。内部终端电阻偏置未连接的输入到VDD / 2 。
文件编号： 38-07435修订版**
第10 4
CY2V995
DC规格@ 3.3V
参数
V
DD
V
IL
V
IH
V
IHH
[9]
描述
3.3工作电压
输入低电压
输入高电压
输入高电压
输入端电压
输入低电压
输入漏电流
3电平输入直流电流
3.3V ± 10%
条件
REF ， PE ， PD ＃ ， FB和国有企业＃输入
3电平输入
（试验，FS nF的[1： 0]， DS [1 ：0]）
（这些引脚通常连接到
VDD ， GND或unconected
V
IN
= V
DD
/G
ND
,V
DD
=最大
（ REF和FB输入）
高，V
IN
= V
DD
MID ，V
IN
= V
DD
/2
低，V
IN
= V
SS
3-Level
输入
（试验，
FS， nF的[1： 0]，
DS [1： 0]）的
分钟。
2.97
–
2.0
V
DD
–-0.6
V
DD
/2–0.3
–
–5
–
–50
–200
–25
–
–
2.4
2.4
–
马克斯。
3.63
0.8
–
–
V
DD
/2+0.3
0.6
5
200
50
–
–
100
0.4
0.4
–
单位
V
V
V
V
V
V
A
A
A
A
A
A
V
V
V
IMM[9]
V
ILL[9]
I
IL
I
3
I
PU
I
PD
V
OL
V
OH
I
DDQ
I
DDPD
I
DD
C
IN
输入上拉电流
输入下拉电流
输出低电压
输出高电压
V
IN
= V
SS
, V
DD
=最大
V
IN
= V
DD
, V
DD
=最大值（ SOE ＃ ）
I
OL
= 12毫安， （ NQ [0： 1]）
I
OL
= 2毫安（ LOCK ）
I
OH
= -12mA ， （ NQ [0： 1]）
I
OH
= -2mA （ LOCK ）
VDD =最大， TEST = MID ， REF =
低，国有企业＃ =低，输出不
装
PD ＃ ，国有企业＃ =低
测试， nF的[1： 0]， DS [1：0 ] =高
V
DD
=最大
@ 100 MHz的
静态电源电流
2
mA
掉电电流
动态电源电流
输入引脚电容
10(typ.)
230
4
25
A
mA
pF
AC输入规格
参数
T
R
,T
F
T
PWC
T
DCIN
F
REF
描述
输入的上升/下降时间
输入时钟脉冲
输入占空比
参考输入频率
FS = LOW
FS = MID
FS = HIGH
0.8V – 2.0V
高或低
条件
分钟。
–
2
10
2
4
8
马克斯。
10
–
90
50
100
200
单位
NS / V
ns
%
兆赫
开关特性
参数
F
OR
VCO
LR
VCO
LBW
t
SKEWPR
描述
输出频率范围
VCO锁定范围
VCO环路带宽
符合条件的，对偏移
[10]
与最早和最新的歪斜
同一银行内输出转换。
条件
分钟。
6
200
0.25
–
马克斯。
200
400
3.5
150
单位
兆赫
兆赫
兆赫
ps
注意：
10.测试负载= 20 pF的，终止VCC / 2 。所有输出同样加载。
文件编号： 38-07435修订版**
第10个5
QQ：2880707522 复制
