初步
CY2SSTU877
1.8V ， 500兆赫， 10路输出JEDEC兼容
零延迟缓冲器
特点
工作频率： 125 MHz至500 MHz的
支持DDRII SDRAM
从一个差分输入十差分输出
扩频兼容
低抖动（周期到周期） ： < 40 ps的
极低的偏移： < 40 PS
电源管理控制输入
- 1.8V工作
完全符合JEDEC标准
52球BGA和40引脚MLF （ QFN ）
此锁相环（PLL）的时钟缓冲器被设计为一个
VDD为1.8V ， 1.8V和差分数据输入的AVDD和
输出电平。封装选择包括塑料52球
VFBGA和40引脚MLF （ QFN ） 。该装置是零延迟
缓冲区分配一个差分时钟输入对（ CK ， CK ＃ ）
到10差分对时钟输出（Y [0： 9]中，Y ＃ [0： 9]）和一种
差分对反馈时钟输出（ FBOUT ， FBOUT ＃ ） 。
输入时钟（ CK ， CK ＃ ） ，反馈时钟（ FBIN ，
FBIN ＃ ），则LVCMOS （OE ，操作系统） ，以及模拟电源输入
（ AVDD ）控制时钟输出。
在CY2SSTU877时钟驱动的PLL使用的输入
时钟（ CK，CK ＃）和反馈时钟（ FBIN ， FBIN ＃ ），以
提供高性能，低偏移，低抖动输出differ-
无穷区间的时钟（ Y [ 0 ： 9 ] ， Y＃ [ 0 ： 9 ] ） 。该CY2SSTU877还能够
跟踪扩频时钟（ SSC ） ，从而降低EMI 。
当AVDD接地， PLL被关闭和绕过
用于测试目的。当两个时钟信号（ CK，CK ＃ ）的逻辑
低电平时，器件将进入低功耗模式。输入逻辑
在差分输入检测电路中，独立于
输入缓存器，将检测到逻辑低电平，并执行
低功耗状态，所有输出，反馈，和PLL
为OFF 。当从两者都是逻辑低输入转换
到是差分信号， PLL将被重新打开时，
输入和输出将被启用和PLL将获得
反馈时钟对之间的相位锁定（ FBIN ， FBIN ＃ ）
与输入时钟对（ CK，CK ＃ ）指定stabili-内
矩阵特殊积时间t
L
.
功能说明
该CY2SSTU877是一款高性能，低偏移，低抖动
零延迟缓冲器设计，分发差分时钟在
高速应用。该CY2SSTU877产生10
从一个差分对时钟差分对时钟输出
输入。此外， CY2SSTU877具有差分
反馈时钟输出和输入。这允许
CY2SSTU877被用作零延迟缓冲器。当使用
在嵌套的时钟树的零延迟缓冲器，该CY2SSTU877
锁定到输入的参考和平移接近零
推迟到低偏移输出。
框图
引脚配置
52 BGA
1
A
B
C
D
E
F
G
H
J
K
Y1
Y1#
Y2#
Y2
CK
CK ＃
AGND
AVDD
Y3
Y3#
2
Y0
GND
GND
VDDQ
VDDQ
VDDQ
VDDQ
GND
GND
Y4#
Y1#
3
Y0#
GND
NB
VDDQ
NB
NB
VDDQ
NB
GND
Y4
VDDQ
Y0#
Y5#
4
Y5#
GND
NB
VDDQ
NB
NB
VDDQ
NB
GND
Y9
5
Y5
GND
GND
OS
VDDQ
OE
VDDQ
GND
GND
Y5#
VDDQ
Y6#
6
Y6
Y6#
Y7#
Y7
FBIN
FBIN ＃
FBOUT ＃
FBOUT
Y8
Y8#
Y1
Y0
Y5
VD DQ
Y2#
Y2
LK
LK ＃
VD DQ
AG N D
一个VD
VD DQ
GND
1
2
3
4
5
6
7
8
9
40 39 38
37 36
35
Y6
34
33 32
31
30
29
28
Y7#
Y7
VD Q
在FB
在FB ＃
FB ü T＃
FB O u那样牛逼
VD Q
OE
OS
40 Q FN
2S S T ü 877
27
26
25
24
23
22
10 11 12 13
14 15
16
17
18 19 20 21
Y3#
Y4#
Y9#
VDDQ
Y8#
赛普拉斯半导体公司
文件编号： 38-07575牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年1月19日
VDDQ
Y3
Y4
Y9
Y8
初步
引脚说明
PIN号
（ BGA ）
G1
H1
E1 ， F1
E6 ， F6
H6 ， G6
7
8
4, 5
27, 26
24, 25
QFN
AGND
AVDD
CLK ， CLK ＃
FBIN ， FBIN ＃
FBOUT ， FBOUT ＃
GND
名字
1.8V模拟电源
描述
地面为1.8V模拟电源
CY2SSTU877
差分时钟输入，一个（ 10K - 100KΩ ）下拉电阻
反馈差分时钟输入
反馈差分时钟输出
地
B2，B3 ，B4，B5 ，C2 10
C 5 ，H 2 ，H 5 ，J2，J3 ，
J4, J5
F5
D5
22
21
OE
OS
输出使能（异步）的Y [ 0 ： 9 ]和Y ＃ [ 0 ： 9 ]
输出选择（连接到GND或VCC ）
1.8V电源
输入时钟CLK的缓冲输出
输入时钟CLK的缓冲输出
D2， D3，D4， E2 ，E5， 1 ，6，9 ，15， 20，23 ，28， VDDQ
F2 ，G2，G3 ，G4，G5 31 36
A 2， A 1， D 1 ，J 1 ，K3
A 5， A 6， D 6， J6 ，K4，
38, 39, 3, 11, 14, 34, Y [0:9]
33, 29, 19, 16
A3， B1，C1， K1，K2， 37 ，40， 2 ，12，13 ，35， Y＃ [0： 9]
A 4， B 6， C 6 ，K6， K5的32 ， 30 ，18， 17
表1.功能表
输入
AVDD
GND
GND
GND
GND
VDD
VDD
VDD
VDD
VDD
X
OE
H
H
L
L
L
L
H
H
X
X
OS
X
X
H
L
H
L
X
X
X
X
CLK
L
H
L
H
L
H
L
H
L
H
CLK ＃
H
L
H
L
H
L
H
L
L
H
Y
L
H
Lz
输出
Y#
H
L
Lz
LZ ， Y7 ＃活动
Lz
LZ ， Y7 ＃活动
H
L
Lz
FBOUT
L
H
L
H
L
H
L
H
Lz
版权所有
FBOUT ＃
H
L
H
L
H
L
H
L
Lz
PLL
旁路/关
旁路/关
旁路/关
旁路/关
On
On
On
On
关闭
LZ ， Y7活动
Lz
LZ ， Y7活动
L
H
Lz
推荐工作条件
参数
T
A
（印第安纳州）
T
A
（ COM ）。
V
DD
描述
工作环境温度
工作环境温度
工作电压
条件
分钟。
–40
0
1.7
马克斯。
85
70
1.9
单位
°C
°C
V
文件编号： 38-07575牧师* B
第2 9
初步
绝对最大条件
参数
V
IN
V
OUT
T
S
V
CC
I
IK
I
OK
I
O
描述
输入电压范围
输出电压范围
储存温度
电源电压范围
输入钳位电流
输出钳位电流
连续输出电流
连续电流通过V
DD
/ GND
条件
分钟。
–0.5
–0.5
–65
–0.5
–50
–50
–50
–100
CY2SSTU877
马克斯。
V
DDQ
+ 0.5
V
DDQ
+ 0.5
150
2.5
50
50
50
100
单位
V
V
°C
V
mA
mA
mA
mA
DC电气规格
参数
V
IX
V
ID
DC
V
ID
AC
V
IL
V
IH
V
OL
V
OH
I
OH
I
OL
V
IK
V
OD
V
OX
描述
输入差分电压穿越
输入差分电压（直流值）
输入差分电压（ AC值）
输入低电压
输入高电压
输出低电压
输出高电压
输出高电流
输出低电流
输入钳位电压
输出电压差
差分输出电压穿越
I
I
= -18毫安
0.5
V
DDQ
/2 – 0.08
V
DDQ
/2 + 0.08
（ OE ，操作系统， CK ， CK ＃ ）
（ OE ，操作系统， CK ， CK ＃ ）
I
OL
= 100
A
I
OL
= 9毫安
I
OH
= –100
A
I
OH
= -9毫安
V
DDQ
– 0.2
1.1
–9
9
–1.2
0.65 * V
DDQ
0.1
0.6
条件
分钟。
(V
DDQ
/2) – 0.15
0.3
0.6
马克斯。
(V
DDQ
/2) + 0.15
V
DDQ
+ 0.4
V
DDQ
+ 0.4
0.35 * V
DDQ
单位
V
V
V
V
V
V
V
V
V
mA
mA
V
V
V
AC电气规格
参数
S
LR （ O）
S
LR （ I）
C
IN
C
OUT
C
中（△ ）
描述
输出压摆率
输入转换率
输入电容
条件
Y [ 0 ： 9 ] ， Y＃ [ 0 ： 9 ] ， FBOUT ，
FBOUT ＃
CLK ， CLK ＃ ， FBIN ， FBIN ＃
OE
（输入电容的CK ，CK ＃ ，
FBIN ， FBIN ＃ ） VI = VDDQ或
GND
CI （增量） （ CK ， CK ＃ ， FBIN ，
FBIN ＃ ） VI = VDDQ或GND
分钟。
1.5
1
0.5
2
3
马克斯。
3
4
单位
V / ns的
V / ns的
V / ns的
pF
pF
–0.25
0.25
pF
AC时序规范
参数
F
CLK
T
DC
T
LOCK
Tjitt （ CC）
Tjit （期）
占空比
PLL锁定时间
周期到周期抖动
期周期到周期抖动
描述
时钟频率
条件
分钟。
125
40
–
–30
–40
马克斯。
500
60
10
30
20
单位
兆赫
%
s
ps
ps
文件编号： 38-07575牧师* B
第3 9
初步
AC时序规范
（续）
参数
Tjit （ H-期）
T
d(0)
T
d(0)
T
SKEW
T
R
/T
F
T
ODC
T
国民银行
T
ODIS
T
PLH
描述
半周期周期到周期抖动
静态相位偏移
动态相位偏移
时钟歪斜
上升/下降时间
输出占空比
输出使能时间
输出禁止时间
传播延迟
OE任何Y / Y＃
OE任何Y / Y＃
（ Y [ 0 ： 9 ] ， Y＃ [ 0 ： 9 ] @ 500兆赫）
条件
高于270 MHz的
低于270 MHz的
平均1000次
分钟。
–45
–70
–50
–30
–
–
49
–
–
CY2SSTU877
马克斯。
45
70
50
30
25
300
51
8
8
8
单位
ps
ps
ps
ps
ps
ps
%
ns
ns
ns
图1.测试负载的定时测量＃ 1
图2.测试负载的定时测量＃ 2
文件编号： 38-07575牧师* B
第4页第9
QQ：2880707522 复制
