FastEdge 系列
CY2PP326
2×2的时钟和数据交换缓冲区
特点
六ECL / PECL差分输出
两个ECL / PECL差分输入
热插拔/ -insertable
50 ps的输出至输出扭曲
250 ps的设备到设备的歪斜
950 ps的传播延迟（典型值）
1.2 GHz的操作
2.8 ps的RMS周期抖动（最大）
PECL模式电源电压范围： V
EE
= -2.5V ±5％至-3.3V ± 5％的
随着V
EE
= 0V
ECL模式电源电压范围： V
CC
= 2.5V ±5％至3.3V ± 5％的
随着V
EE
= 0V
工业级温度范围： -40 ° C至85°C
32引脚1.4毫米TQFP封装
温度补偿像100K ECL
引脚兼容MC100ES6254
功能说明
该CY2PP326是一个低偏移，低传输延时2× 2
针对差分时钟，数据交换和扇出缓冲器
满足高性能的时钟和数据的要求
分发应用。该设备上的SiGe实施
技术，并且具有全差分内部架构
经过优化，可以实现低信号歪斜在工作
高达1.5千兆赫的频率。
该器件具有这是mul-两个差分输入通道
内部tiplexed以分为两家银行六路输出。该
控制输入：复用器由SEL （ 1 0 ）的控制。该
CY2PP326可以用作1：6或2× 1：3的时钟/数据缓冲器和
作为时钟/数据中继器或多路复用器。
由于CY2PP326引入可忽略抖动的定时
预算，它是用于分配高频的理想选择，
在整个背架和板高精度时钟
通信系统，并且用于切换数据信号
不同通道之间。此外，先进的电路
设计方案中，例如内部温度补偿，
确保CY2PP326提供一致，保证
表现在不同的平台上。
框图
VCC
CLK0
CLK0#
VEE
VCC
0
1
引脚配置
银行
QA0#
QA1#
QA2#
VCC
VCC
QA0
QA1
QA1
QA1#
QA2
QA2#
VCC
VEE
SEL1
CLK1
CLK1#
OEB ＃
VEE
VCC
1
2
3
4
5
6
7
8
32 31 30 29 28 27 26 25
24
23
22
QA2
QA0
QA0#
VCC
VEE
OEA ＃
CLK0
CLK0#
SEL0
VEE
VCC
B ANK B
CLK1
CLK1#
VEE
0
1
Q B0
Q B0 ＃
Q B1
Q B1 ＃
Q B2
Q B2 ＃
CY2PP326
21
20
19
18
17
SEL0
SEL1
VEE
EA ＃
EB ＃
VEE
SYNC
9
QB0#
10 11 12 13 14 15 16
VCC
QB1#
VCC
QB0
QB1
QB2#
QB2
赛普拉斯半导体公司
文件编号： 38-07506牧师* D
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年7月28日
FastEdge 系列
CY2PP326
引脚德网络nitions
针
19,3
22,6
21,4
20,5
31,28,25
32,29,26
10,13,16
9,12,15
2,7,18,23,
1,8,11,14,17,24,27,30
表1.功能表
控制
OAE ＃
默认
0
0
1
QA （0-2） ， QX （0-2） ＃是活动的。 OE ＃ QA中的无效（ 0-2 ）= （ 0-2 ） ＃ = H断言OE ＃的L， QX能
可以是异步的，以基准时钟，而不是异步的，而不参考时钟
新一代的输出欠幅脉冲。
新一代的输出欠幅脉冲。
QA （0-2） ， QX （0-2）是活动的。 OE ＃ QA中的无效（ 0-2 ）= （ 0-2 ） ＃ = H断言OE ＃的L， QX能
可以是异步的，以基准时钟，而不是异步的，而不参考时钟
新一代的输出欠幅脉冲。
新一代的输出欠幅脉冲。
SEE
表2
名字
SEL0,SEL1
OEA ＃ ， OEB ＃
CLK （0： 1）
CLK （0： 1） ＃
QA （0： 2）
QA （0： 2） ＃
QB （0 ：2）的
QB （0： 2） ＃
VEE
VCC
I / O
[1]
I
I
我， PD
我， PD / PU
O
O
-PWR
PWR +
TYPE
[2]
LVCMOS
LVCMOS
输出使能。
描述
时钟/数据开关选择。
ECL / PECL
真正的差分输入。
ECL / PECL
补差分输入。
ECL / PECL
差分输出 - 银行A.
ECL / PECL
差分输出 - 银行B.
GND
动力
负电源。
正电源。
OEB ＃
0
SEL0,SEL1
00
表2.时钟选择控制
SEL0
0
0
1
1
SEL1
0
1
0
1
CLK0排到
QA （0： 2）和QB （0： 2）
–
QA （0： 2）
QB （0 ：2）的
CLK1排到
–
QA （0： 2）和QB （0： 2）
QB （0 ：2）的
QA （0： 2）
应用模式
1:6扇出CLK0的
1:6扇出CLK1的
双1 ： 3的缓冲区
双1 ： 3的缓冲交叉
管理机构
下列机构提供规范适用于
CY2PP326 。该机构名称及有关的规范
在下面列出的
表3中。
表3中。
机构名称
JEDEC
规范
JESD 020B （ MSL ）
JESD 51 （西塔JA ）
JESD 8-2 （ ECL）的
JESD 65 -B （偏移，抖动）
883E方法1012.1 （热的Theta JC ）
军规
注意事项：
1.在I / O列，下面的符号用于：我的输入，O的输出， PD为下拉菜单中， PU为上拉，并为PWR电源
2.在电致化学发光模式（负电源模式），V
EE
要么是-3.3V和-2.5V和V
CC
连接到GND （0V）。在PECL电模式（正电源模式） ，
V
EE
连接到GND （0V）和V
CC
或者是+ 3.3V或+ 2.5V 。在这两种模式中，输入和输出电平为参考，以最积极的电源（V
CC
)
而且V之间
CC
和V
EE
.
文件编号： 38-07506牧师* D
第2 9
FastEdge 系列
CY2PP326
绝对最大额定值
参数
V
CC
V
EE
T
S
T
J
ESD
h
M
SL
描述
正电源电压
负电源电压
温度，贮藏
温度，结
ESD保护
湿度敏感度等级
组装模具
条件
非官能
非官能
非官能
非官能
人体模型
2000
3
50
分钟。
–0.3
-4.6
–65
马克斯。
4.6
0.3
+150
150
单位
V
V
°C
°C
V
不适用
门
门数二手盖茨总数
多个电源：
对任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序不是必需的。
工作条件
参数
LU
I
T
A
Jc
Ja
I
EE
C
IN
L
IN
V
IN
V
TT
V
OUT
I
IN
描述
闭锁抗扰度
温度，工作环境
耗散，结到外壳
耗散，结到环境
最大静态电源电流
输入引脚电容
引脚电感
输入电压
输出端接电压
输出电压
输入电流
[6]
相对于V
CC
相对于V
CC
[5]
[5]
条件
功能，典型的
实用
实用
实用
V
EE
针
分钟。
100
–40
29
[3]
75
[3]
马克斯。
+85
单位
mA
°C
° C / W
° C / W
130
[4]
3
1
–0.3
–0.3
V
CC
+ 0.3
V
CC
– 2
V
CC
+ 0.3
l150l
mA
pF
nH
V
V
V
uA
相对于V
CC[5]
V
IN
= V
IL
或V
IN
= V
IH
PECL DC电气规格
参数
V
CC
V
CMR
V
OH
V
OL
V
IH
V
IL
描述
工作电压
差分交叉点电压
[7]
输出高电压
输出低电压
V
CC
= 3.3V ± 5%
V
CC
= 2.5V ± 5%
输入电压，高
输入电压，低
条件
2.5V ± 5%, V
EE
= 0.0V
3.3V ± 5%, V
EE
= 0.0V
微分运算
I
OH
= -30毫安
[8]
I
OL
= -5毫安
[8]
单端工作
单端工作
分钟。
2.375
3.135
1.2
V
CC
– 1.25
V
CC
– 1.995
V
CC
–1.995
V
CC
– 1.165
V
CC
– 1.945
[9]
马克斯。
2.625
3.465
V
CC
V
CC
– 0.7
V
CC
– 1.5
V
CC
– 1.3
V
CC
– 0.880
[9]
V
CC
– 1.625
单位
V
V
V
V
V
V
V
V
注意事项：
3.西塔JA EIA 51 JEDEC测试板条件（典型值） ;西塔JC 883E方法1012.1
4.功率计算： V
CC
* I
EE
+0.5 (I
OH
+ I
OL
) (V
OH
– V
OL
） （使用差分输出数） ;我
EE
不包括当前去片外。
5.其中V
CC
为3.3V ±5％或2.5V ± 5％的
6.输入具有内部上拉/下拉或偏置影响输入电流的电阻。
7.请参考图1
8.相当于为VTT终止为50Ω 。我
OHmin
=(V
OHmin
-V
TT
)/50; I
OHMAX
=(V
OHMAX
-V
TT
)/50; I
OLMIN
=(V
OLMIN
-V
TT
)/50; I
OLmax
=(V
OLmax
-V
TT
)/50;
9. V
IL
将向下运行到V
EE
; V
IH
在高达V
CC
文件编号： 38-07506牧师* D
第3 9
FastEdge 系列
CY2PP326
ECL DC电气规格
参数
V
EE
V
CMR
V
OH
V
OL
V
IH
V
IL
描述
负电源
差分交叉点电压
[7]
输出高电压
输出低电压
V
EE
= –3.3V ± 5%
V
EE
= –2.5V ± 5%
输入电压，高
输入电压，低
条件
–2.5V ± 5%, V
CC
= 0.0V
–3.3V ± 5%, V
CC
= 0.0V
微分运算
I
OH
= -30毫安
[8]
I
OL
= -5毫安
[8]
单端工作
单端工作
分钟。
–2.625
–3.465
V
EE
+ 1.2
–1.25
–1.995
–1.995
–1.165
–1.945
[9]
马克斯。
–2.375
–3.135
0V
–0.7
–1.5
–1.3
–0.880
[9]
–1.625
单位
V
V
V
V
V
V
AC电气规格
参数
V
PP
F
CLK
T
PD
Vo
V
CMRO
TSK
(0)
TSK
(PP)
T
每
TSK
(P)
T
R
,T
F
t
PDL
t
PLD
描述
差分输入电压
[7]
输入频率
传播延迟CLKA或CLKB到
输出对
条件
微分运算
50 ％占空比标准负载
＆ LT ; 1 GHz的
[10]
分钟。
0.1
–
–
0.375
马克斯。
1.3
1.5
1200
–
单位
V
GHz的
ps
V
V
输出电压（峰 - 峰值;参见图 - < 1 GHz的
URE 2 ）
输出共模电压范围（典型值）。
输出至输出扭曲
部分到部分输出偏移
输出周期抖动（ RMS）
[11]
输出脉冲偏斜
[12]
输出上升/下降时间（见图2）
输出禁止时间
输出使能时间
R 0 ü TE R 0 P蒂奥N s个
性S E L 0 / 1
C L 0 K / 0 ＃
V
CC
– 1.425
660兆赫
[10]
见图3
660兆赫
[10]
660兆赫
[10]
660兆赫
[10]
见图3
660 MHz的50 ％占空比
差是20 ％至80％
T为CLK周期
T为CLK周期
–
–
–
–
0.08
2.5T + T
PD
3.0T + T
PD
S·P豆蔻R 0 P蒂奥N s个
50
250
2.8
75
0.3
3.5T + T
PD
4.0T + T
PD
ps
ps
ps
ps
ns
ns
ns
性S E L 0 / 1
银行
C L 0 K / 0 ＃
银行
C L K 1/ 1号
B组
C L K 1/ 1号
B组
S瓦特ITC ^ h
S·P豆蔻R A
C L 0 K / 0 ＃
银行
C L 0 K / 0 ＃
银行
C L K 1/ 1号
B组
C L K 1/ 1号
B组
性S E L 0 / 1
P E A TE
S·P豆蔻R B
性S E L 0 / 1
图1.通道交叉点开关/多路复用器配置
注意事项：
10. 50％的占空比;标准负载;差异化经营
11.对于3.3V电源。通过抖动使用至少10,000安捷伦8133A脉冲发生器与8500A力科的WaveMaster示波器测量差异
数据点
12.输出脉冲偏斜的传播延迟时间的绝对差值： |吨
PLH
– t
PHL
|.
文件编号： 38-07506牧师* D
第4页第9
FastEdge 系列
CY2PP326
时序定义
VCC
VCM R最大= VCC
VIH
VPP
VPP范围
0.1V - 1.3V
VCM
VIL
VCMR M在VEE = 1.2 +
VEE
图2. PECL / ECL输入波形的定义
TR ， TF ，
20-80%
VO
图3. ECL / LVPECL输出
在P ü吨
C罗C k的
V P P
TP L H ，
牛逼P（D）
ü TP ü吨
C罗C k的
tP的H L
V
TS K（ O）
一个N 2 O前作
ü TP ü吨
C罗C k的
图4.传输延迟（T
PD
） ，输出脉冲偏斜（ |吨
PLH
-t
PHL
| ） ，并输出至输出偏斜（T
SK （ O）
)
为CLKA或CLKB到输出对， PECL / ECL到PECL / ECL
文件编号： 38-07506牧师* D
第5 9
初步
FastEdge 系列
CY2PP326
2×2的时钟和数据交换缓冲区
特点
六LVPECL差分输出分为两间银行
两个LVPECL差分输入
热插拔/ -insertable
50 ps的输出至输出扭曲
< 500 ps的设备到设备偏斜（典型值）
小于< 3 -PS的固有抖动
400 ps的传播延迟（典型值）
操作高达1.20 GHz的
LVPECL模式电源电压范围： V
CC
= 2.375V至3.465V
工业温度范围： -40 ° C至85°C
32引脚1.4毫米TQFP封装
温度补偿像100K ECL
描述
该CY2PP326是一个低偏移，低传输延时2× 2
针对差分时钟，数据交换和扇出缓冲器
满足高性能的时钟和数据的要求
分发应用。该设备上的SiGe实施
技术，并且具有全差分内部架构
经过优化，可以实现低信号歪斜在工作
高达1.20 GHz的频率。
该器件具有这是mul-两个差分输入通道
内部tiplexed以分为两家银行六路输出。该
控制输入：复用器由SEL （ 1 0 ）的控制。该
CY2PP326可以用作1：6或2× 1：3的时钟/数据缓冲器和
作为时钟/数据中继器或多路复用器。
由于CY2PP326引入可忽略抖动的定时
预算，它是用于分配高频的理想选择，
在整个背架和板高精度时钟
通信系统，并且用于切换数据信号
不同通道之间。此外，先进的电路
设计方案中，例如内部温度补偿，
确保CY2PP326提供一致，保证
表现在不同的平台上。
框图
引脚配置
QA0#
QA1#
VCC
VCC
QA0
QA1
CLK0
CLK0#
0
QA1
QA1#
1
QA2
QA2#
VCC
GND
SEL1
CLK1
CLK1#
OEB ＃
GND
VCC
1
2
3
4
5
6
7
8
32 31 30 29 28 27 26 25
24
23
22
QA2
QA0
QA0#
QA2#
VCC
银行
VCC
GND
OEA ＃
CLK0
CLK0#
SEL0
GND
VCC
VCC
B组
CLK1
CLK1#
0
1
QB0
QB0#
QB1
QB1#
QB2
QB2#
CY2PP326
21
20
19
18
17
SEL0
SEL1
9
QB0#
10 11 12 13 14 15 16
VCC
QB1#
VCC
QB0
QB1
QB2#
QB2
OEA ＃
OEB ＃
SYNC
赛普拉斯半导体公司
文件编号： 38-07506牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年9月8日
初步
引脚说明
针
19,3
22,6
21,4
20,5
31,28,25
32,29,26
10,13,16
9,12,15
2,7,18,23,
1,8,11,14,17,24,27,30
表1.功能表
控制
OEA ＃
默认
0
0
名字
SEL0,SEL1
OEA ＃ ， OEB ＃
CLK （0： 1）
CLK （0： 1） ＃
QA （0： 2）
QA （0： 2） ＃
QB （0 ：2）的
QB （0： 2） ＃
GND
VCC
I / O
[1]
I
I
I
I
O
O
-PWR
PWR +
TYPE
[2]
LVCMOS
LVCMOS
LVPECL
LVPECL
LVPECL
LVPECL
GND
动力
输出使能。
真正的差分输入。
FastEdge 系列
CY2PP326
描述
时钟/数据开关选择。
补差分输入。
差分输出 - 银行A.
差分输出 - 银行B.
地面上。
正电源。
1
QA （ 0-2 ） ， QA （ 0-2 ） ＃活跃。中的无效
QA （ 0-2 ） ， QA （ 0-2 ） ＃被禁用，并在其举行
OEA ＃可以通过异步到参考时钟上一个有效的状态。的OEA ＃断言可以通过
不产生输出欠幅脉冲。
异步基准时钟不gener-
ATION输出欠幅脉冲。
QB （0-2） ， QB （0-2） ＃是活动的。中的无效
QB （ 0-2 ） ， QB （ 0-2 ） ＃被禁用，并在其举行
OEB ＃可以通过异步到参考时钟上一个有效的状态。的OEB ＃断言可以通过
不产生输出欠幅脉冲。
异步基准时钟不gener-
ATION输出欠幅脉冲。
SEE
表2
OEB ＃
0
SEL0,SEL1
00
表2.时钟选择控制
SEL0
0
0
1
1
SEL1
0
1
0
1
CLK0排到
QA （0： 2）和QB （0： 2）
–
QA （0： 2）
QB （0 ：2）的
CLK1排到
–
QA （0： 2）和QB （0： 2）
QB （0 ：2）的
QA （0： 2）
应用模式
1:6扇出CLK0的
1:6扇出CLK0的
双1 ： 3的缓冲区
双1 ： 3的缓冲交叉
管理机构
下列机构提供规范适用于
CY2PP326 。该机构名称及有关的规范
下面列出。
机构名称
JEDEC
规范
JESD 51 （西塔JA ） JESD 8-6 （ HSTL ）
JESD 8-2 （ ECL）的
JESD 65 -A （偏移，抖动）
1596.3 （抖动规格）
94 （阻燃等级）
883E方法1012.1 （热的Theta JC ）
IEEE
UL
军规
注意事项：
1.在I / O列，下面的符号用于：我的输入，O输出， PD为下拉， PU为上拉， PC为拉中心， OS开源和PWR
电力。
2.在电致化学发光模式（负电源模式） ，GND可以是-3.3V或-2.5V和VCC连接到（0V）。在PECL电模式（正电源模式） ，GND
连接（ 0V）和VCC是+ 3.3V或+ 2.5V 。在这两种模式中，输入和输出电平为参考，以最正电源（VCC） ，并且
与VCC和VEE 。
文件编号： 38-07506牧师* B
第10 2
初步
绝对最大条件
参数
V
CC
V
CC
VTT
V
IN
V
OUT
LU
I
T
S
T
A
Jc
Ja
ESD
h
M
SL
G
ATES
FLM
FIT
描述
电源电压
工作电压
输出端接电压
输入电压
输出电压
闭锁抗扰度
温度，贮藏
温度，工作环境
耗散，结到外壳
耗散，结到环境
ESD保护（人体模型）
湿度敏感度等级
总功能的门数
可燃性等级
故障时间
生产测试
组装模具
条件
非官能
实用
VTT = 0V的V
CC
= 2.5V
相对于V
CC
相对于V
CC
实用
非官能
实用
实用
实用
FastEdge 系列
CY2PP326
分钟。
–0.3
2.5 – 5%
–0.3
–0.3
300
–65
–40
40
40
2000
2
50
V0
待定
马克斯。
4.6
3.3 + 5%
V
CC
– 2
V
CC
+0.3
V
CC
+0.3
+150
+85
60
100
单位
VDC
VDC
VDC
VDC
VDC
mA
°C
°C
° C / W
° C / W
伏
不适用
每
不适用
PPM
PECL DC电气规格
参数
V
CC2.5V
V
CC3.3V
V
IL
V
IH
I
IN
描述
2.5工作电压
3.3工作电压
输入电压，低
输入电压，高
输入
当前
[3]
德科幻NE V
CC
负载电流
V
IN
= [ Vilmin = 2.406V或V
IH
–
最大= 1.655V ]在VCC = 3.6V
条件
2.5V ± 5%, V
EE
= 0.0V
3.3V ± 5%, V
EE
= 0.0V
分钟。
2.375
3.135
V
CC
–1.945
V
CC
–1.165
马克斯。
2.625
3.465
V
CC
–1.625
V
CC
–0.880
l150l
单位
V
V
V
V
uA
时钟输入对CLK0 ， ＃ CLK0 ， CLK1 ， CLK1 ＃ （ PECL差分信号）
V
PP
V
CMR
I
IN
差分输入电压
[4]
差分交叉点电压
[5]
输入
当前
[3]
微分运算
微分运算
V
IN
= [ Vilmin = 2.406V或V
IH
-
最大= 1.655V ]在V
CC
= 3.6V
I
OH
= -30毫安
[6]
I
OL
= -5毫安
[6]
0.1
1.2
1.3
V
CC
l150l
V
V
uA
PECL输出QA（ （0 ：2）， ＃ ） ， QB （ （0 ：2）， ＃ ）（ PECL差分信号）
V
OH
V
OL
输出高电压
输出低电压
V
CC
= 3.3V ± 5%
V
CC
= 2.5V ± 5%
内部上拉电流
内部下拉电流
输入引脚电容
输出引脚电容
引脚电感
输出阻抗
V
CC
–1.2
V
CC
–1.945
V
CC
–1.945
V
CC
–0.7
V
CC
–1.5
V
CC
–1.3
V
V
电源电流和VBB
I
PUP
I
PDWN
C
IN
C
OUT
L
IN
Z
OUT
待定
待定
待定
待定
待定
待定
待定
待定
待定
待定
1
待定
毫安。
毫安。
pF
pF
nH
注意事项：
3.输入具有内部上拉/下拉或偏置影响输入电流的电阻。
4. VPP （直流） ，以维持装置的功能所需要的最小差分输入电压摆幅。
5. VCMR （直流）的差动输入信号的交叉点。当交叉点是VCMR （ DC）范围与输入范围内获得功能性操作
摆动在于将VPP （DC）的规范内。
6.等效于终止50
到VTT 。
文件编号： 38-07506牧师* B
第10 3
初步
表3.抖动
0000 0101 0100 1100 1100 1100 0111 0001 1100 0111 0101
PRBS 44位（环回9前44位的二进制流）
频率
（兆赫）
270.00
333.00
500.00
550.00
500
负最大
（ ps的）
–0.117
–0.471
–0.261
–0.26
–0.136
名次最高
（ ps的）
0.16
0.44
0.276
0.232
时钟
0.109
0.245
峰 - 峰
（ ps的）
0.277
0.911
0.537
0.492
FastEdge 系列
CY2PP326
r.m.s
（ ps的）
0.116
0.101
0.065
0.61
0.059
AC电气规格
[7]
参数
V
PP
V
CMR
F
IN
T
PD
描述
差分输入电压
[8]
差分交叉点电压
[9]
输入
频率
[10]
条件
微分运算
微分运算
50 ％占空比标准负载
400
分钟。
0.1
VEE+1.2
马克斯。
1.3
0
1200
1.2
单位
V
V
兆赫
ns
时钟输入对CLK0 ， ＃ CLK0 ， CLK1 ， CLK1 ＃
（ PECL
差分信号）
传播延迟CLK0或CLK1质量保证， 660 MHz的50 ％占空比
QB对
标准负载差
手术
差分输出电压
（峰 - 峰值）
差分PRBS
FO < 50兆赫
FO < 0.8 GHz的
FO < 1.0 GHz的
660 - MHz的占空比为50％
标准负载差
手术
660 - MHz的占空比为50％
标准负载差
手术
660 - MHz的占空比为50％
标准负载差
手术
660 MHz的50％占空比Differ-
无穷区间2 0％至80％的
660 - MHz的占空比为50％
标准负载
660 - MHz的占空比为50％
标准负载
T为CLK周期
T为CLK周期
PECL时钟输出QA（ （0 ：2）， ＃ ） ， QB （ （0 ：2）， ＃ ）
Vo
(P-P)
0.45
0.4
0.375
V
CC
–1.425
–
50
–
–
–
V
V
V
V
ps
V
CMR
TSK
(O)
TSK
(PP)
TSK
(P)
T
R
,T
F
TTB
D
J
t
PDLF
t
PLDg
共模电压范围
输出至输出扭曲
输出至输出偏移（部分到部分）
输出脉冲偏斜
[11]
–
500
ps
待定
75
ps
输出上升/下降时间
总时序预算
确定性/固有抖动
输出禁止时间
输出使能时间
–
待定
–
2.5T + t
PD
3.0T + t
PD
0.3
250
3
3.5T + t
PD
4.0T + t
PD
ns
ps
ps
均方根
ns
ns
注意事项：
7. AC特点，适用于50 W至VTT并行输出端接。
8. VPP （AC）是维持AC特性包括公吨和设备到设备偏斜所需的最小差分ECL / PECL输入摆幅。
9. VCMR （AC ）是差分ECL / PECL输入信号的交叉点。得到正常的交流操作时，交叉点是VCMR （ AC）范围内，并
输入摆幅位于VPP （ AC ）规范之内。违反VCMR （ AC）或VPP （ AC）影响设备的传输延迟，设备和零件到部件歪斜。
10. CY2PP326完全运行在高达1.20 GHz的。
11.输出脉冲歪斜是传播延迟时间的差的绝对值： | tPLH的 - 的TPH1 | 。
文件编号： 38-07506牧师* B
第10 4
初步
VCC
FastEdge 系列
CY2PP326
VCC = 3.3V
VCM R M AX VCC- 0.3
VIH
VPP
VPP范围
0.1V - 1.3V
VCM
VIL
VCM R M在1.0V
摹ND
GND = 0.0V
图1. PECL波形定义
TR ， TF ，
20-80%
VO（峰 - 峰值）
图2. LVPECL输出
VP P /
V·D IF
TP
视频点播
无论CLK0或CLK1输出对PECL到PECL图3. TPD传播延迟
文件编号： 38-07506牧师* B
第10个5
QQ：2880707522 复制
