FastEdge 系列
CY2PP3220
双1:10差分时钟/数据扇出缓冲器
特点
两套10 ECL / PECL差分输出
两个ECL / PECL差分输入
热插拔/ -insertable
50 ps的输出至输出扭曲
150 ps的设备到设备的歪斜
500 ps的传播延迟（典型值）
1.5 GHz的操作（ 2.7 GHz的最大切换频率）
PECL模式电源电压范围： V
CC
= 2.5V ±5％至3.3V ± 5％的
随着V
EE
= 0V
ECL模式电源电压范围： V
E E
= -2.5V ±5％至-3.3V ± 5％的
随着V
CC
= 0V
工业级温度范围： -40 ° C至85°C
52引脚1.4毫米TQFP封装
温度补偿像100K ECL
与MC100ES6220 引脚兼容
功能说明
该CY2PP3220是一个低偏移，低传输延时双
1到10的差动扇出缓冲器靶向符合要
高性能的时钟和数据分配ments应用
系统蒸发散。该设备上的SiGe技术实现，具有
被优化，以一个全差分内部架构
实现低信号偏斜以高达1.5的工作频率
千兆赫。
该器件是differ-两个差分输入通道
内部无穷区间。该CY2PP3220可能不仅作为一个
差分时钟缓冲器也可作为信号电平转换器和
扇出对ECL / PECL信号， 20 ECL / PECL差分
负载。外部偏置销， VBB ，提供了一种用于此目的。
在这样的应用中， VBB引脚应连接到
其中之一的CLKA ＃或＃ CLKB输入和旁路
通过一个0.01 μF电容接地。传统上，在电致化学发光，它是用来
提供参考电平给一个接收单端输入
可能具有不同的自偏压点。
由于CY2PP3220引入可忽略抖动的定时
预算，它是用于分配高频的理想选择，
整个背架和板高精度时钟的的COM
通信系统。此外，先进的电路设计
方案中，例如内部温度补偿，确保
该CY2PP3220提供一致的性能比
不同的平台。
框图
引脚配置
QA0#
QA1#
QA2#
QA3#
QA4#
QA5#
V
CC
QA0
QA0#
VCC
VCC
VEE
V
EE
CLKA
CLKA ＃
V
EE
52 51 50 49 48 47 46 45 44 43 42 41 40
39
1
38
2
37
3
4
5
6
7
8
9
10
11
12
36
35
34
33
32
31
30
29
28
VCC
QA0
QA1
QA2
QA3
QA4
QA5
QA6
QA6#
QA7
QA7#
QA8
QA8#
QA9
QA9#
QB0
QB0#
QB1
QB1#
VCC
QA9
QA9#
QB0
QB0#
CLKA
CLKA ＃
VBB
CLKB
CLKB ＃
VEE
QB9#
QB9
QB8#
QB8
CY2PP3220
V
CC
CLKB
CLKB ＃
V
EE
V
EE
QB9
QB9#
VBB
13
27
14 15 16 17 18 19 20 21 22 23 24 25 26
VCC
QB7
QB6
QB5
QB4
QB3
QB7#
QB6#
QB5#
QB4#
QB3#
赛普拉斯半导体公司
文件编号： 38-07513牧师* C
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年7月28日
QB2#
QB2
FastEdge 系列
CY2PP3220
引脚德网络nitions
[1, 2, 3]
针
4
5
6
7
8
3,9
1,2,14,27,40
名字
CLKA ，
CLKA ＃
VBB
[3]
CLKB ，
CLKB ＃
VEE
[2]
VCC
I / O
我， PD
O
我， PD
-PWR
PWR +
O
O
O
O
TYPE
描述
ECL / PECL
ECL / PECL差分输入时钟
BIAS
参考电压输出
我， PD / PU ECL / PECL
ECL / PECL差分输入时钟
ECL / PECL
ECL / PECL差分输入时钟
动力
动力
负电源
正电源
我， PD / PU ECL / PECL
ECL / PECL差分输入时钟
52,50,48,46,44,42,39,37 ， QA （ 0 ： 9 ）
35,33
51,49,47,45,43,41,38,36 ， QA ＃ （ 0 ： 9 ）
34,32
31,29,26,24,22,20,18,16 ， QB （ 0 ： 9 ）
13,11
30,28,25,23,21,19,17,15 ， QB ＃ （ 0 ： 9 ）
12,10
ECL / PECL
真正的输出
ECL / PECL
互补输出
ECL / PECL
真正的输出
ECL / PECL
互补输出
管理机构
下列机构提供规范适用于
CY2PP3220 。该机构名称及有关的规范
在下面列出的
表2中。
表1中。
机构名称
JEDEC
JESD 020B （ MSL ）
JESD 51 （西塔JA ）
JESD 8-2 （ ECL）的
JESD 65 -B （偏移，抖动）
883E方法1012.1 （热的Theta JC ）
规范
军规
注意事项：
1.在I / O列，下面的符号用于：我的输入，O的输出， PD为下拉菜单中， PU为上拉，并为PWR电源
2.在电致化学发光模式（负电源模式），V
EE
要么是-3.3V和-2.5V和V
CC
连接到GND （0V）。在PECL电模式（正电源模式） ，
V
EE
连接到GND （0V）和V
CC
或者是+ 3.3V或+ 2.5V 。在这两种模式中，输入和输出电平为参考，以最积极的电源（V
CC
)
而且V之间
CC
和V
EE
.
3. V
BB
可以用于单端偏置模式| 3.3V |用品（未| 2.5V | ） 。
文件编号： 38-07513牧师* C
第2 9
FastEdge 系列
CY2PP3220
绝对最大额定值
参数
V
CC
V
EE
T
S
T
J
ESD
h
M
SL
描述
正电源电压
负电源电压
温度，贮藏
温度，结
ESD保护
湿度敏感度等级
组装模具
条件
非官能
非官能
非官能
非官能
人体模型
2000
3
50
分钟。
–0.3
-4.6
–65
马克斯。
4.6
0.3
+150
150
单位
V
V
°C
°C
V
不适用
门
门数二手盖茨总数
多个电源：
对任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序不是必需的。
工作条件
参数
I
BB
LU
I
T
A
Jc
Ja
I
EE
C
IN
L
IN
V
IN
V
TT
V
OUT
I
IN
描述
输出电流参考
闭锁抗扰度
温度，工作环境
耗散，结到外壳
耗散，结到环境
最大静态电源电流
输入引脚电容
引脚电感
输入电压
输出端接电压
输出电压
输入
当前
[7]
相对于V
CC[6]
相对于V
CC[6]
相对于V
CC[6]
V
IN
= V
IL
或V
IN
= V
IH
–0.3
条件
相对于V
BB
功能，典型的
实用
实用
实用
V
EE
针
[5]
–
–
–0.3
V
CC
– 2
V
CC
+ 0.3
l150l
–40
22
[4]
60
[4]
250
3
1
V
CC
+ 0.3
分钟。
–
100
+85
马克斯。
|200|
单位
uA
mA
°C
° C / W
° C / W
mA
pF
nH
V
V
V
uA
PECL DC电气规格
参数
V
CC
V
CMR
V
OH
V
OL
V
IH
V
IL
V
BB[3]
描述
工作电压
差分交叉点电压
[8]
输出高电压
输出低电压
V
CC
= 3.3V ± 5%
V
CC
= 2.5V ± 5%
输入电压，高
输入电压，低
输出参考电压
条件
2.5V ± 5%, V
EE
= 0.0V
3.3V ± 5%, V
EE
= 0.0V
微分运算
I
OH
= -30毫安
[9]
I
OL
= -5毫安
[9]
单端工作
单端工作
相对于V
CC[6]
分钟。
2.375
3.135
1.2
V
CC
– 1.25
V
CC
– 1.995
V
CC
–1.995
V
CC
– 1.165
V
CC
– 1.945
[10]
马克斯。
2.625
3.465
V
CC
V
CC
– 0.7
V
CC
– 1.5
V
CC
– 1.3
V
CC
– 0.880
[10]
V
CC
– 1.625
V
CC
– 1.220
单位
V
V
V
V
V
V
V
V
V
V
CC
– 1.620
注意事项：
4.西塔JA EIA JEDEC 51测试板条件（典型值） ;西塔JC 883E方法1012.1
5.功率计算： V
CC
* I
EE
+0.5 (I
OH
+ I
OL
) (V
OH
– V
OL
） （使用差分输出数） ;我
EE
不包括当前去片外。
6.其中V
CC
为3.3V ±5％或2.5V ± 5％的
7.输入具有内部上拉/下拉或偏置影响输入电流的电阻。
8.请参考图1
9.相当于为VTT终止为50Ω 。我
OHmin
=(V
OHmin
-V
TT
)/50; I
OHMAX
=(V
OHMAX
-V
TT
)/50; I
OLMIN
=(V
OLMIN
-V
TT
)/50; I
OLmax
=(V
OLmax
-V
TT
)/50;
10. V
IL
将向下运行到V
EE
; V
IH
在高达V
CC
文件编号： 38-07513牧师* C
第3 9
FastEdge 系列
CY2PP3220
ECL DC电气规格
参数
V
EE
V
CMR
V
OH
V
OL
V
IH
V
IL
V
BB[3]
描述
负电源
差分交叉点电压
[8]
输出高电压
输出低电压
V
EE
= –3.3V ± 5%
V
EE
= –2.5V ± 5%
输入电压，高
输入电压，低
输出参考电压
条件
–2.5V ± 5%, V
CC
= 0.0V
–3.3V ± 5%, V
CC
= 0.0V
微分运算
I
OH
= -30毫安
[9]
I
OL
= -5毫安
[9]
单端工作
单端工作
分钟。
–2.625
–3.465
V
EE
+ 1.2
–1.25
–1.995
–1.995
–1.165
–1.945
[10]
马克斯。
–2.375
–3.135
0V
–0.7
–1.5
–1.3
–0.880
[10]
–1.625
– 1.220
单位
V
V
V
V
V
V
V
– 1.620
AC电气规格
参数
V
PP
F
CLK
T
PD
Vo
V
CMRO
TSK
(0)
TSK
(PP)
T
每
TSK
(P)
T
R
,T
F
描述
差分输入
输入频率
传播延迟CLKA或CLKB到
输出对
输出电压（峰 - 峰值;见
图2）
输出共模电压范围（典型值）。
输出至输出扭曲
部分到部分输出偏移
输出周期抖动
输出脉冲
（ RMS）
[12]
SKEW
[13]
660兆赫
[11]
见
科幻gure 3
660兆赫
660兆赫
660兆赫
[11]
[11]
[11]
,
条件
微分运算
50 ％占空比标准负载
660兆赫
[11]
＆ LT ; 1 GHz的
分钟。
0.1
400
0.375
马克斯。
1.3
1.5
750
–
单位
V
GHz的
ps
V
V
电压
[8]
V
CC
– 1.425
–
–
–
SEE
科幻gure 3
–
0.08
50
150
1.2
50
0.3
ps
ps
ps
ps
ns
输出上升/下降时间（见图2）
660 MHz的50 ％占空比
差是20 ％至80％
时序定义
VCC
VCM R最大= VCC
VIH
VPP
VPP范围
0.1V - 1.3V
VCM
VIL
VCMR M在VEE = 1.2 +
VEE
图1. PECL / ECL输入波形的定义
注意事项：
11. 50％的占空比;标准负载;差异化经营
12.对于3.3V电源。通过抖动使用至少10,000安捷伦8133A脉冲发生器与8500A力科的WaveMaster示波器测量差异
数据点
13.输出脉冲偏斜的传播延迟时间的绝对差值： |吨
PLH
– t
PHL
|.
文件编号： 38-07513牧师* C
第4页第9
FastEdge 系列
CY2PP3220
TR ， TF ，
20-80%
VO
图2. ECL / LVPECL输出
在P ü吨
C罗C k的
V P P
TP L H ，
牛逼P（D）
ü TP ü吨
C罗C k的
tP的H L
V
TS K（ O）
一个N 2 O前作
ü TP ü吨
C罗C k的
图3.传输延迟（T
PD
） ，输出脉冲偏斜（ |吨
PLH
-t
PHL
| ） ，并输出至输出偏斜（T
SK （ O）
)
为CLKA或CLKB到输出对， PECL / ECL到PECL / ECL
测试配置
使用示差脉冲发生器标准测试负载和
差分测量仪器。
VTT
R
T
= 50欧姆
P ü LS ê
摹简岭至R
Z = 50欧姆
5"
VTT
R
T
= 50欧姆
ZO = 50欧姆
R
T
= 50欧姆
VTT
DUT
CY2PP3220
ZO = 50欧姆
5"
R
T
= 50欧姆
VTT
图4. CY2PP3220 AC测试参考
文件编号： 38-07513牧师* C
第5 9
QQ：2881677436 复制
