FastEdge 系列
CY2PP3210
双1 ： 5差分时钟/数据扇出缓冲器
特点
双套5 ECL / PECL差分输出
两个ECL / PECL差分输入
热插拔/ -insertable
50 ps的输出至输出扭曲
150 ps的设备到设备的歪斜
500 ps的传播延迟（典型值）
0.8 ps的RMS周期抖动（最大）
1.5 GHz的操作（ 2.2 GHz的最大切换频率）
PECL模式电源电压范围： V
CC
= 2.5V ±5％至3.3V ± 5％的
随着V
EE
= 0V
ECL模式电源电压范围： V
E E
= -2.5V ±5％至-3.3V ± 5％的
随着V
CC
= 0V
工业级温度范围： -40 ° C至85°C
32引脚1.4毫米TQFP封装
温度补偿像100K ECL
与MC100ES6210 引脚兼容
功能说明
该CY2PP3210是一个低偏移，低传输延时双
1至5差动扇出缓冲器靶向符合要
高性能的时钟和数据分配ments应用
系统蒸发散。该设备上的SiGe技术实现，具有
被优化，以一个全差分内部架构
实现低信号偏斜以高达1.5的工作频率
千兆赫。
该器件是differ-两个差分输入通道
内部无穷区间。该CY2PP3210可能不仅作为一个
差分时钟缓冲器也可作为信号电平转换器和
扇出分配一个单端信号。外部偏置引脚，
VBB ，提供了一种用于此目的。在这样的应用中，该
VBB引脚应连接至任一或1的CLKA ＃
CLKB ＃输入和旁路通过一个0.01 μF的电容到地。
传统上，在电致化学发光，它是用来提供参考电平
给一个接收单端输入，可能有一个差动
偏置点。
由于CY2PP3210引入可忽略抖动的定时
预算，它是用于分配高频的理想选择，
在整个背架和板高精度时钟
通信系统。此外，先进的电路
设计方案中，例如内部温度补偿，
确保CY2PP3210提供一致的性能
在不同的平台。
框图
QA0
QA0#
QA1
QA1#
QA2
QA2#
V
EE
引脚配置
CLKA
CLKA ＃
V
CC
QA3
QA3#
QA4
QA4#
QB0
QB0#
QB1
QB1#
QB2
QB2#
VCC
NC
CLKA
CLKA ＃
VBB
CLKB
CLKB ＃
VEE
1
2
3
4
5
6
7
8
32
31
30
29
28
27
26
25
VCC
QA0
QA0#
QA1
QA1#
QA2
QA2#
VCC
CY2PP3210
24
23
22
21
20
19
18
17
QA3
QA3#
QA4
QA4#
QB0
QB0#
QB1
QB1#
CLKB
CLKB ＃
V
EE
QB3
QB3#
QB4
QB4#
VBB
赛普拉斯半导体公司
文件编号： 38-07508牧师* C
3901北一街
圣荷西
,
CA 95134
VCC
QB4#
QB4
QB3#
QB3
QB2#
QB2
VCC
9
10
11
12
13
14
15
16
V
CC
408-943-2600
修订后的2004年7月28日
FastEdge 系列
CY2PP3210
引脚德网络nitions
[1, 2, 3]
针
2
3
4
5
6
7
8
1,9,16,25,32
31,29,27,24,22
30,28,26,23,21
20,18,15,13,11
19,17,14,12,10
名字
NC
CLKA ，
CLKA ＃
VBB
[3]
CLKB ，
CLKB ＃
VEE
[2]
VCC
QA （0： 4）
QA ＃（0 ：4）
QB （0： 4）
QB ＃（0 ：4）
我， PD
O
我， PD
-PWR
PWR +
O
O
O
O
ECL / PECL
BIAS
ECL / PECL
动力
动力
我， PD / PU ECL / PECL
I / O
[1]
TYPE
无连接。
ECL / PECL差分输入时钟。
ECL / PECL差分输入时钟。
基准电压输出。
ECL / PECL差分输入时钟。
ECL / PECL差分输入时钟。
负电源。
正电源。
描述
我， PD / PU ECL / PECL
ECL / PECL
真正的输出
ECL / PECL
互补输出
ECL / PECL
真正的输出
ECL / PECL
互补输出
管理机构
下列机构提供规范适用于
CY2PP3210 。该机构名称及有关的规范
在下面列出的
表2中。
表1中。
机构名称
JEDEC
规范
JESD 020B （ MSL ）
JESD 51 （西塔JA ）
JESD 8-2 （ ECL）的
JESD 65 -B （偏移，抖动）
883E方法1012.1 （热的Theta JC ）
军规
注意事项：
1.在I / O列，下面的符号用于：我的输入，O的输出， PD为下拉菜单中， PU为上拉，并为PWR电源
2.在电致化学发光模式（负电源模式），V
EE
要么是-3.3V和-2.5V和V
CC
连接到GND （0V）。在PECL电模式（正电源模式） ，
V
EE
连接到GND （0V）和V
CC
或者是+ 3.3V或+ 2.5V 。在这两种模式中，输入和输出电平为参考，以最积极的电源（V
CC
)
而且V之间
CC
和V
EE
.
3. V
BB
可以用于单端偏置模式| 3.3V |用品（未| 2.5V | ） 。
文件编号： 38-07508牧师* C
第2 9
FastEdge 系列
CY2PP3210
绝对最大额定值
参数
V
CC
V
EE
T
S
T
J
ESD
h
M
SL
描述
正电源电压
负电源电压
温度，贮藏
温度，结
ESD保护
湿度敏感度等级
组装模具
条件
非官能
非官能
非官能
非官能
人体模型
2000
3
50
分钟。
–0.3
-4.6
–65
马克斯。
4.6
0.3
+150
150
单位
V
V
°C
°C
V
不适用
门
门数二手盖茨总数
多个电源：
对任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序不是必需的。
工作条件
参数
I
BB
LU
I
T
A
Jc
Ja
I
EE
C
IN
L
IN
V
IN
V
TT
V
OUT
I
IN
描述
输出电流参考
闭锁抗扰度
温度，工作环境
耗散，结到外壳
耗散，结到环境
最大静态电源电流
输入引脚电容
引脚电感
输入电压
输出端接电压
输出电压
输入电流
[7]
相对于V
CC[6]
相对于V
CC[6]
相对于V
CC[6]
V
IN
= V
IL
或V
IN
= V
IH
–0.3
–0.3
V
CC
– 2
V
CC
+ 0.3
l150l
条件
相对于V
BB
功能，典型的
实用
实用
实用
V
EE
针
[5]
–
–
–40
29
[4]
76
[4]
130
3
1
V
CC
+ 0.3
分钟。
–
100
+85
马克斯。
|200|
单位
uA
mA
°C
° C / W
° C / W
mA
pF
nH
V
V
V
uA
PECL DC电气规格
参数
V
CC
V
CMR
V
OH
V
OL
V
IH
V
IL
描述
工作电压
差分交叉点电压
[8]
输出高电压
输出低电压
V
CC
= 3.3V ± 5%
V
CC
= 2.5V ± 5%
输入电压，高
条件
2.5V ± 5%, V
EE
= 0.0V
3.3V ± 5%, V
EE
= 0.0V
微分运算
I
OH
= -30毫安
[9]
I
OL
= -5毫安
[9]
单端工作
分钟。
2.375
3.135
1.2
V
CC
– 1.25
V
CC
– 1.995
V
CC
–1.995
V
CC
– 1.165
[10]
马克斯。
2.625
3.465
V
CC
V
CC
– 0.7
V
CC
– 1.5
V
CC
– 1.3
V
CC
– 0.880
[10]
单位
V
V
V
V
V
V
V
V
V
输入电压，低
单端工作
V
CC
– 1.945
V
CC
– 1.625
[3]
[6]
V
BB
输出参考电压
相对于V
CC
V
CC
– 1.620
V
CC
– 1.220
注意事项：
4.西塔JA EIA JEDEC 51测试板条件（典型值） ;西塔JC 883E方法1012.1
5.功率计算： V
CC
* I
EE
+0.5 (I
OH
+ I
OL
) (V
OH
– V
OL
） （使用差分输出数） ;我
EE
不包括当前去片外。
6.其中V
CC
为3.3V ±5％或2.5V ± 5％的
7.输入具有内部上拉/下拉或偏置影响输入电流的电阻。
8.请参考图1
9.相当于为VTT终止为50Ω 。我
OHmin
=(V
OHmin
-V
TT
)/50; I
OHMAX
=(V
OHMAX
-V
TT
)/50; I
OLMIN
=(V
OLMIN
-V
TT
)/50; I
OLmax
=(V
OLmax
-V
TT
)/50;
10. V
IL
将向下运行到V
EE
; V
IH
在高达V
CC
文件编号： 38-07508牧师* C
第3 9
FastEdge 系列
CY2PP3210
ECL DC电气规格
参数
V
EE
V
CMR
V
OH
V
OL
V
IH
V
IL
V
BB[3]
描述
负电源
差分交叉点电压
[8]
输出高电压
输出低电压
V
EE
= –3.3V ± 5%
V
EE
= –2.5V ± 5%
输入电压，高
输入电压，低
输出参考电压
条件
–2.5V ± 5%, V
CC
= 0.0V
–3.3V ± 5%, V
CC
= 0.0V
微分运算
I
OH
= -30毫安
[9]
I
OL
= -5毫安
[9]
单端工作
单端工作
分钟。
–2.625
–3.465
V
EE
+ 1.2
–1.25
–1.995
–1.995
–1.165
–1.945
[10]
马克斯。
–2.375
–3.135
0V
–0.7
–1.5
–1.3
–0.880
[10]
–1.625
– 1.220
单位
V
V
V
V
V
V
V
– 1.620
AC电气规格
参数
V
PP
F
CLK
T
PD
Vo
V
CMRO
TSK
(0)
TSK
(PP)
T
每
TSK
(P)
T
R
,T
F
描述
差分输入
输入频率
传播延迟CLKA或CLKB到
输出对
输出电压（峰 - 峰值;见
图2）
输出共模电压范围（典型值）。
输出至输出扭曲
部分到部分输出偏移
输出周期抖动
输出脉冲
（ RMS）
[12]
SKEW
[13]
660兆赫
[11]
见图3
660兆赫
660兆赫
660兆赫
[11]
[11]
[11]
,
条件
微分运算
50 ％占空比标准负载
660兆赫
[11]
分钟。
0.1
280
马克斯。
1.3
1.5
750
–
单位
V
GHz的
ps
电压
[8]
＆ LT ; 1 GHz的
0.375
V
CC
– 1.425
–
–
–
见图3
–
0.08
V
V
ps
ps
ps
ps
ns
50
150
0.8
50
0.3
输出上升/下降时间（见图2）
660 MHz的50 ％占空比
差是20 ％至80％
时序定义
VCC
VCM R最大= VCC
VIH
VPP
VPP范围
0.1V - 1.3V
VCM
VIL
VCMR M在VEE = 1.2 +
VEE
图1. PECL / ECL输入波形的定义
注意事项：
11. 50％的占空比;标准负载;差异化经营
12.对于3.3V电源。通过抖动使用至少10,000安捷伦8133A脉冲发生器与8500A力科的WaveMaster示波器测量差异
数据点
13.输出脉冲偏斜的传播延迟时间的绝对差值： |吨
PLH
– t
PHL
|.
文件编号： 38-07508牧师* C
第4页第9
FastEdge 系列
CY2PP3210
TR ， TF ，
20-80%
VO
图2. ECL / LVPECL输出
在P ü吨
C罗C k的
V P P
TP L H ，
牛逼P（D）
ü TP ü吨
C罗C k的
tP的H L
V
TS K（ O）
一个N 2 O前作
ü TP ü吨
C罗C k的
图3.传输延迟（T
PD
） ，输出脉冲偏斜（ |吨
PLH
-t
PHL
| ） ，并输出至输出偏斜（T
SK （ O）
)
为CLKA或CLKB到输出对， PECL / ECL到PECL / ECL
测试配置
使用示差脉冲发生器标准测试负载和
差分测量仪器。
VTT
R
T
= 50欧姆
P ü LS ê
摹简岭至R
Z = 50欧姆
5"
VTT
R
T
= 50欧姆
ZO = 50欧姆
R
T
= 50欧姆
VTT
DUT
CY2PP3210
ZO = 50欧姆
5"
R
T
= 50欧姆
VTT
图4. CY2PP318 AC测试参考
文件编号： 38-07508牧师* C
第5 9
初步
FastEdge 系列
CY2PP3210
双1 ： 5差分扇出缓冲器
特点
双套5 ECL / PECL差分输出
两个ECL / PECL差分输入
热插拔/插入
<50 - ps的输出至输出扭曲
<500 - ps的设备到设备的歪斜
小于10 ps的固有抖动
500 ps的传播延迟（典型值）
运行在高达1.5GHz的
PECL模式电源电压范围： V
CC
= 2.375V至3.465V带
V
EE
= 0V
ECL模式电源电压范围： V
EE
= -2.375V至-3.465V与
V
CC
= 0V
工业温度范围： -40 ° C至85°C
32引脚1.4毫米TQFP封装
温度补偿为100K ECL
描述
该CY2PP3210是一个低偏移，低传输延时双
1至5差动扇出缓冲器靶向符合要
高性能时钟和数据分发ments应用
系统蒸发散。该设备上的SiGe技术实现，具有
被优化，以一个全差分内部架构
实现低信号偏斜以高达1.5的工作频率
千兆赫。
该器件是differ-两个差分输入通道
内部无穷区间。该CY2PP3210可能不仅作为一个
差分时钟缓冲器也可作为信号电平转换器和
扇出分配一个单端信号。外部偏置引脚，
VBB ，提供了一种用于电致化学发光/ PECL的单端或差分
信号10 ECL / PECL差分负载。在这样的应用
灰， VBB引脚应连接到的任一个
CLKA ＃或＃ CLKB输入和旁路到V
CC
通过一个0.01μF
电容。传统上，在电致化学发光，它是用来提供为参考
声级，以接收单端输入端，可能具有一个
不同的自偏置点。
由于CY2PP3210引入可忽略抖动的定时
预算，它是用于分配高频的理想选择，
在整个背架和板高精度时钟
通信系统。此外，先进的电路
设计方案中，例如内部温度补偿，
确保CY2PP3210提供一致，保证
表现在不同的平台上。
框图
QA0
QA0#
QA1
QA1#
CLKA
CLKA ＃
VCC
引脚配置
QA2
QA2#
QA3
QA3#
QA4
QA4#
QB0
QB0#
QB1
QB1#
QB2
QB2#
QB3
QB3#
QB4
QB4#
VBB
VCC
北卡罗来纳州
CLKA
CLKA ＃
VBB
CLKB
CLKB ＃
VEE
1
2
3
4
5
6
7
8
32
31
30
29
28
27
26
25
VCCO
QA0
QA0#
QA1
QA1#
QA2
QA2#
VCCO
CY2PP3210
24
23
22
21
20
19
18
17
QA3
QA3#
QA4
QA4#
QB0
QB0#
QB1
QB1#
CLKB
CLKB ＃
VCC
赛普拉斯半导体公司
文件编号： 38-07508修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年3月31日
VCCO
QB4#
QB4
QB3#
QB3
QB2#
QB2
VCCO
9
10
11
12
13
14
15
16
初步
引脚说明
针
3,4
6,7
2
31,29,27,24,22
30,28,26,23,21
20,18,15,13,11
19,17,14,12,10
5
8
1
9,16,25,32
名字
I / O
TYPE
ECL / PECL
FastEdge 系列
CY2PP3210
描述
默认的差分时钟输入对
CLKA ， CLKA ＃ I， PD
[1]
我，PC
CLKB ， CLKB ＃
北卡罗来纳州
QA （0： 4）
QA ＃（0 ：4）
QB （0： 4）
QB ＃（0 ：4）
VBB
[3]
VEE
[2]
VCC
VCCO
O，操作系统
O，操作系统
O，操作系统
O，操作系统
O
-PWR
PWR +
PWR +
我， PD
我，PC
ECL / PECL
备用差分时钟输入对
无连接。只有垫
ECL / PECL
真正的输出
ECL / PECL
互补输出
ECL / PECL
真正的输出
ECL / PECL
互补输出
BIAS
动力
动力
动力
参考电压输出单端ECL或PECL操作
供电方面，负极连接
供电方面，积极的方面
供电方面，积极的方面
管理机构
下列机构提供规范适用于CY2PP3210 。该机构名称及有关规范上市
下文。
机构名称
JEDEC
规范
JESD 51 （西塔JA ）
JESD 8-2 （ ECL）的
JESD 65 -A （偏移，抖动）
1596.3 （抖动规格）
94 （水分分级）
883E方法1012.1
（热的Theta JC ）
IEEE
UL
军规
注意事项：
1.在I / O列，下面的符号用于：我的输入，O的输出， PD为下拉，PU的拉涨， PC为中心的拉动， O代表输出，操作系统为开源
和PWR为电源。
2.在电致化学发光模式（负电源模式），V
EE
要么是-3.3V或- 2.5V和V
CC
连接到GND （0V）。在PECL电模式（正电源模式），V
EE
连接到GND （0V）和V
CC
或者是+ 3.3V或+ 2.5V 。在这两种模式中，输入和输出电平为参考，以最积极的电源（V
CC
），并且
V之间
CC
和V
EE
.
3. V
BB
可以使用单端偏压模式当V
CC
为+ 3.3V 。
文件编号： 38-07508修订版**
第11 2
初步
.
FastEdge 系列
CY2PP3210
绝对最大条件
参数
V
CC
V
CC
V
BB
I
BB
VTT
V
IN
V
OUT
LU
I
T
S
T
A
Jc
Ja
ESD
h
M
SL
G
ATES
UL–94
FIT
描述
电源电压
工作电压
输出参考电压
输出电流参考
输出端接电压
输入电压
输出电压
闭锁抗扰度
温度，贮藏
温度，工作环境
耗散，结到外壳
耗散，结到环境
ESD保护（人体模型）
湿度敏感度等级
总功能的门数
可燃性等级
故障时间
组装模具
在1/8 。
生产测试
待定
50
V–0
1
条件
非官能
实用
相对于V
CC
相对于V
BB
VTT = 0V的V
CC
= 2.5V
相对于V
CC
相对于V
CC
实用
非官能
实用
实用
实用
–65
–40
待定
40
2000
待定
–0.3
–0.3
300
+150
+85
待定
60
分钟。
–0.3
2.5 – 5%
V
CC
–1.525
马克斯。
4.6
3.3+5%
Vcc–1.325
200
V
CC
–2
V
CC
+0.3
V
CC
+0.3
单位
VDC
VDC
VDC
uA
VDC
VDC
VDC
mA
°C
°C
° C / W
° C / W
伏
不适用
每
不适用
PPM
PECL DC电气规格
参数
V
CC2.5V
V
CC3.3V
V
IL
V
IH
I
IN
描述
2.5工作电压
3.3工作电压
输入电压，低
输入电压，高
输入电流
[4]
德科幻NE V
CC
负载电流
VIN = [V
IL
分= 2.406V或
V
IH
最大= 1.655V ]在V
CC
= 3.6V
微分运算
微分运算
V
IN
= V
IL
或V
IN
= V
IH
I
OH
= -30毫安
[7]
I
OL
= –5
ma
[7]
V
CC
–1.145
V
CC
–1.945
V
CC
–1.945
0.1
1.2
条件
2.5V ± 5%, V
EE
= 0.0V
3.3V ± 5%, V
EE
= 0.0V
分钟。
2.375
3.135
V
CC
–1.945
V
CC
–1.165
马克斯。
2.625
3.465
V
CC
–1.625
V
CC
–0.880
200
单位
V
V
V
V
uA
时钟输入对CLKA ， CLKA ＃ ， CLKB1 ， CLKB1 ＃ （ PECL差分信号）
V
PP
V
CMR
I
IN
V
OH
V
OL
差分输入电压
[5]
差分交叉点电压
[6]
输入电流
[4]
1.3
V
CC
200
V
V
uA
PECL输出QA（ （0 ：4）， ＃ ） ， QB （ （0 ：4）， ＃ ）（ PECL差分信号）的
输出高电压
输出低电压
V
CC
= 3.3V ± 5%
V
CC
= 2.5V ± 5%
V
CC
–0.895
V
CC
–1.695
V
CC
–1.695
V
V
注意事项：
4.输入具有内部上拉/下拉或偏置影响输入电流的电阻。
5. VPP （直流） ，以维持装置的功能所需要的最小差动输入电压摆动
6. VCMR （直流）的差动输入信号的交叉点。当交叉点是VCMR （ DC）范围与输入范围内获得功能性操作
摆动在于将VPP （DC）的规范内。
7.相当于一个终止50
到VTT 。
文件编号： 38-07508修订版**
第11 3
初步
PECL DC电气规格
（续）
参数
电源电流和VBB
I
EE
V
BB
I
PUP
I
PDWN
C
IN
C
OUT
L
IN
Z
OUT
最大静态电源电流
无输出电流终止
[8]
输出参考电压
内部上拉电流
内部下拉电流
输入引脚电容
输出引脚电容
引脚电感
输出阻抗
V
EE
针
I
BB
= 200微安
描述
条件
FastEdge 系列
CY2PP3210
分钟。
马克斯。
单位
130
V
CC
–1.525
待定
待定
待定
待定
待定
待定
V
CC
–1.325
待定
待定
待定
待定
待定
待定
mA
V
mA
mA
pF
pF
nH
ECL DC电气规格
参数
V
EE
V
EE
V
IL
V
IH
I
IN
V
PP
V
CMR
I
IN
V
OH
V
OL
描述
-2.5负电源
-3.3负电源
输入电压，低
输入电压，高
输入电流
[4]
差分输入电压
[5]
差分交叉点电压
输入
当前
[4]
[6]
条件
–2.5V ± 5%, V
EE
= 0.0V
–3.3V ± 5%, V
EE
= 0.0V
德科幻NE V
CC
负载电流
V
IN
= V
IL
或VIN = V
IH
微分运算
微分运算
V
IN
= V
IL
或V
IN
= V
IH
I
OH
= -30毫安
[7]
I
OL
= -5毫安
[7]
分钟。
–2.375
–3.135
–1.945
–1.165
马克斯。
–2.625
–3.465
–1.625
–0.880
200
单位
V
V
V
V
uA
时钟输入对CLKA ， CLKA ＃ ， CLKB ， CLKB ＃ （ ECL差分信号）
0.1
V
EE
+1.2
1.3
–0.3
150
V
V
uA
ECL输出QA（ （0 ：4）， ＃ ） ， QB （ （0 ：4）， ＃ ） （ECL差分信号）
输出高电压
输出低电压
V
EE
= –3.3V ± 5%
V
EE
= –2.5V ± 5%
最大静态电源电流
无输出电流终止
[8]
输出参考电压
–1.145
–1.945
–1.945
–0.895
–1.695
–1.695
V
V
电源电流和VBB
I
EE
V
BB
V
EE
针
I
BB
= 200微安
–1.525
125
–1.325
mA
V
AC电气规格
[9]
参数
V
PP
V
CMR
F
IN
T
PD
描述
差分输入电压
[10]
差分交叉点
输入
频率
[12]
电压
[11]
条件
微分运算
微分运算
50 ％占空比标准负载
280
分钟。
0.1
V
EE
+1.2
马克斯。
1.3
0
3,500
750
单位
V
V
兆赫
ps
时钟输入对CLKA ， CLKA ＃ ， CLKB ， CLKB ＃
（ PECL
或者ECL差分信号）
传播延迟CLKA或CLKB到660 MHz的50 ％占空比标准负载Differ-
QA（ （0 ：4）， ＃ ） ， QB （ （0 ：4）， ＃ ）对
无穷区间操作
注意事项：
8. I
CC
计算：X = ICC （使用差分输出对数） （一
OH
+ I
OL
） + IEE或I
CC
X = （所使用的差分输出对数） （Ⅴ
OH
-VTT ） / R负载+
(V
OL
-VTT ） / R负载+ I
EE
.
9. AC特点申请的50W至VTT并行输出端接。
10. VPP （AC）是维持AC特性包括公吨和设备到设备偏斜所需的最小差分ECL / PECL输入摆幅。
11. VCMR （AC ）是差分ECL / PECL输入信号的交叉点。当交叉点是VCMR （ AC）的范围内获得正常交流操作
与输入摆动在于将VPP （AC）的规范内。违反VCMR （ AC）或VPP （ AC）影响设备的传输延迟，设备和零件到部件歪斜。
12. CY2PP3210完全运行在高达1.5 GHz的。
文件编号： 38-07508修订版**
第11 4
初步
AC电气规格
[9]
（续）
参数
Vo
(P-P)
描述
差分输出电压
（峰 - 峰值）
差分PRBS
FO < 50兆赫
FO < 0.8 GHz的
FO < 1.0 GHz的
条件
FastEdge 系列
CY2PP3210
分钟。
0.45
0.4
0.375
马克斯。
–
单位
V
ECL时钟输出QA（ （0 ：4）， ＃ ） ， QB （ （0 ：4）， ＃ ）
V
MCR
TSK
(O)
TSK
(PP)
t
CCJ
TSK
(P)
T
R
,T
F
TTB
D
J
共模电压范围
输出至输出扭曲
660 MHz的50 ％占空比标准负载Differ-
无穷区间操作
V
CC
–1.425
–
–
待定
待定
–
待定
–
50
500
待定
待定
0.3
待定
10
V
ps
ps
ps
ps
ns
ps
ps
均方根
输出至输出偏斜（零件到部件）， 660 MHz的50 ％占空比标准负载Differ-
无穷区间操作
输出周期到周期抖动（内在） 660 - MHz的50 ％占空比标准负载Differ-
无穷区间操作
输出脉冲偏斜
[13]
输出上升/下降时间
总时序预算
确定性/固有抖动
660 MHz的50 ％占空比标准负载Differ-
无穷区间操作
660 MHz的50 ％占空比微分20 ％至80％
660 MHz的50 ％占空比标准负载
660 MHz的50 ％占空比标准负载
时序定义
V CC
VC C = 3.3V
VCM R M AX = VCC
VIH
VP P
V PP范围
0.1V - 1.3V
V CM
VIL
V CM R M中= 1.2V
摹ND = 0.0V
摹ND
图1. PECL波形定义
VCC
V C C = 0 0.0 V
VCM R M AX = 0
V
IH
VPP
V P P R A N G - E = 0 .1
1 0.3 V
V
CMR
V
IL
V C M R M在V E E -1 0.0 V
VEE
V E E = -2 .5 V 的R - 3.3 V
图2. ECL差分波形定义
注意：
13.输出脉冲歪斜是传播延迟时间的差的绝对值： | tPLH的 - 的TPH1 | 。
文件编号： 38-07508修订版**
第11个5
QQ：2881677436 复制
