初步
CY2DP818-2
1 ： 8时钟扇出缓冲器
特点
■
■
■
■
■
■
■
■
■
■
■
■
描述
这赛普拉斯系列网络电路的使用产生
先进的0.35微米CMOS工艺，实现了
业界最快的逻辑。
赛普拉斯CY2DP818-2扇出缓冲器功能单一
LVDS或单端LVTTL兼容的输入和八个
LVPECL输出对。
专为数据通信时钟管理应用程序
阳离子，从单一的输入大的扇出减少加载
在输入时钟。
该CY2DP818-2非常适合于在这两个级别的翻译
单端至LVPECL和LVPECL分配
基于时钟信号。
赛普拉斯CY2DP818-2具有可配置的输入功能。
输入的是用户可配置的通过Inconfig引脚
单端或差分输入。
低电压操作V
DD
= 3.3V
1:8扇出
单输入配置为LVDS ， LVPECL ，或LVTTL
8对LVPECL输出，启用和禁用
驱动50欧姆负载
低输入电容
低输出偏斜
低传播延迟典型（ TPD < 4纳秒）
提供工业级产品
提供套餐包括： TSSOP
不超过Bellcore的802.3标准
运行频率高达350 MHz和700 Mbps的
逻辑框图
EN1
Q1A
Q1B
EN2
Q2A
Q2B
EN3
输入
（ LVPECL / LVDS / LVTTL ）
Q3A
Q3B
Q4A
Q4B
EN4
输入A
输入B
EN5
Q5A
Q5B
InConfig
EN6
Q6A
Q6B
EN7
Q7A
Q7B
Q8A
Q8B
产量
（ LVPECL ）
赛普拉斯半导体公司
文件编号： 38-07588修订版**
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2008年10月22日
[+ ]反馈
初步
CY2DP818-2
引脚配置
图1.引脚图 - 38引脚TSSOP
GND
VDD
EN1
EN2
EN3
EN4
InConfig
VDD
GND
输入A
输入B
GND
VDD
EN5
EN6
EN7
VDD
GND
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
GND
Q1A
Q1B
Q2A
Q2B
Q3A
Q3B
Q4A
Q4B
VDD
Q5A
Q5B
Q6A
Q6B
Q7A
Q7B
Q8A
Q8B
GND
CY2DP818-2
引脚说明
引脚数
2,8,13,29,17
3,4,5,6,14,15,16
VDD
EN（ 1：7）
引脚名称
针标准接口
动力
动力
LVTTL / LVCMOS
地面上。
电源。
相应的输出使能时，这些
引脚拉高。
输出被禁止时，
连接到GND 。 EN7控制两个Q7 （A ， B）和
Q8(A,B)
差分输入对或单行。
LVPECL / LVDS
默认情况下。见InConfig所示。
差分输出。
描述
1 ， 9,12,18,19,20,38 GND
10,11
输入A ，输入B
默认值： LVPECL / LDVS
可选： LVTTL / LVCMOS
单针
LVPECL
37, 36,35,34,
33,32,31, 30,
28,27,26,25,
24,23,22,21
7
Q1 （ A，B ） ，Q2 （A ， B）
Q3 （ A，B ） ， Q4 （A ， B）
Q5 （ A，B ） ， Q6 （A ， B）
Q7 （ A，B ） ， Q8 （A ， B）
InConfig
LVTTL / LVCMOS
从默认的变换输入
LVPECL / LVDS （逻辑= 0 ）
要LVTTL / LVCMOS （逻辑= 1 ）
SEE
输入接收器配置为差分或
LVTTL / LVCMOS
表，
图6
和
图7
为
附加信息
文件编号： 38-07588修订版**
第2 9
[+ ]反馈
初步
CY2DP818-2
电源特性
参数
ICCD
IC
描述
动态电源电流
总电源电流
测试条件
V
DD
=最大。
输入切换占空比为50％ ，输出打开
V
DD
=最大。
输入切换占空比为50％ ，输出50欧姆，
FL = 100 MHz的
V
DD
=最大。
输入切换占空比为50％ ，输出禁用，
没有连接到VTT FL = 100 MHz的
民
典型值
1.5
最大
2.0
350
单位
毫安/
兆赫
mA
IC芯
核心电流时，输出负载
被禁用
50
mA
输入接收器配置为差分或LVTTL / LVCMOS
INCONFIG引脚7
二进制值
1
0
输入接收器系列
LVTTL的LVCMOS
LVDS
LVPECL
输入接收器类型
单端，同相，反相，偏置电阻无效
低电压差分信号
低电压伪（正）射极耦合逻辑
TTL输入逻辑用于接受或反转输入信号的功能控制
LVTTL / LVCMOS输入逻辑
输入条件
地
V
DD
地
V
DD
输入B （ - ）引脚11
输入A （ + ）引脚10
输入B （ - ）引脚11
输入A （ + ）引脚10
输入A （ + ）引脚10
输入B （ - ）引脚11
输入A （ + ）引脚10
输入B （ - ）引脚11
输入
真
输入
倒置
输入
倒置
输入
真
输入逻辑
输出逻辑Q引脚， Q1A或Q1
文件编号： 38-07588修订版**
第3 9
[+ ]反馈
初步
CY2DP818-2
绝对最大条件
参数
V
DD
V
DD
V
IN
V
OUT
V
TT
T
S
T
A
描述
直流电源电压
直流工作电压
直流输入电压
直流输出电压
输出端接电压
温度，贮藏
温度，操作
环境
产业
非功能性
商务功能
实用
输出
相对于V
SS
与或V
DD
应用的
相对于V
SS
条件
输入和V
CC
民
–0.3
–0.3
–0.3
–0.3
–
–65
0
–40
最大
4.6
V
DD
+ 0.3
V
DD
+ 0.3
V
DD
+ 0.9
V
DD
÷
2
+150
70
+85
单位
V
V
V
V
V
°C
°C
多个电源：
对任何输入或I / O引脚上的电压不能超过上电时的电源引脚。电源排序是
不是必需的。
DC电气规格
3.3V - LVDS输入在V
DD
= 3.3V ±5％ ，T
A
= 0 ° C至70 ° C或-40 ° C至85°C
参数
V
ID
V
IC
I
IH
I
IL
描述
差分输入电压幅度
差分输入的共模
VoltageIV
ID
I
（最小值和最大值）
输入高电流
输入低电平电流
V
DD
=最大。
V
DD
=最大。
V
IN
= V
DD
V
IN
= V
SS
条件
民
100
IVIDI/2
–
–
典型值
最大
600
2.4–(IVIDI/2)
±10
±10
± 20
± 20
单位
mV
V
μA
μA
3.3V - LVPECL输入在V
DD
= 3.3V ±5％ ，T
A
= 0 ° C至70 ° C或-40 ° C至85°C
参数
V
ID
V
IH
V
IL
I
IH
I
IL
V
CM
描述
差分输入电压的P-P
输入高电压
输入低电压
输入高电流
输入低电平电流
共模电压
条件
确保逻辑高电平
确保逻辑高电平
保证逻辑低电平
V
DD
=最大。
V
DD
=最大。
V
IN
= V
DD
V
IN
= V
SS
民
400
2.15
1.5
–
–
1650
典型值
–
–
–
±10
±10
–
最大
2600
2.4
1.8
±20
±20
2250
单位
mV
V
V
μA
μA
mV
3.3V - LVTTL / LVCMOS输入在V
DD
= 3.3V ±5％ ，T
A
= 0 ° C至70 ° C或-40 ° C至85°C
参数
V
IH
V
IL
I
IH
I
IL
I
I
V
IK
V
H
描述
输入高电压
输入低电压
输入高电流
输入低电平电流
输入高电流
钳位二极管电压
输入
迟滞
[1]
条件
确保逻辑高电平
保证逻辑低电平
V
DD
=最大
V
DD
=最大
V
DD
=最大，V
IN
= V
DD
（最大）
V
DD
=最小，我
IN
= -18毫安
–
–
–0.7
80
–1.2
V
mV
V
IN
= 2.7V
V
IN
= 0.5V
民
2
–
–
–
典型值
–
–
–
–
最大
–
0.8
1
–1
单位
V
V
μA
μA
记
1.保证，但未经测试。
文件编号： 38-07588修订版**
第4页第9
[+ ]反馈
初步
CY2DP818-2
3.3V - LVPECL输出在V
DD
= 3.3V ±5％ ，T
A
= 0 ° C至70 ° C或-40 ° C至85°C
参数
V
OD
ΔV
OC
上升时间
下降时间
V
OH
V
OL
I
OS
输出高电压
输出低电压
短路电流
描述
驱动器差分输出电压的P-P
司机共模变化P-P
差是20 ％至80％
条件
V
DD
=最小，V
IN
= V
IH
或V
IL
RL = 50欧姆
V
DD
=最小，V
IN
= V
IH
或V
IL
RL = 50欧姆
CL - 10 pF的RL和CL为
GND
V
DD
=最小，V
IN
= V
IH
或V
IL
用户自定义的VTT RTT 。
V
DD
=最大，V
OUT
= GND
RL = 50欧姆
民
1000
–
300
2.1
0.8
–
–
–
–
典型值
–
–
最大
3600
300
1200
3.0
1.3
–150
单位
mV
mV
ps
V
V
mA
V
DD
=最小，V
IN
= V
IH
或V
IL
I
OH
= -12毫安
AC开关特性
（在V
DD
= 3.3V ±5％ ，T
A
= 0 ° C至70 ° C或-40 ° C至85°C ）
参数
t
PLH
t
PHL
T
PE
T
PD
t
SK(0)
t
SK （p）的
t
SK （t）的
描述
传输延迟 - 从低到高
传输延迟 - 高到低
使能（ EN）功能性操作
功能操作禁用
输出偏斜：同一个包的输出之间的偏斜（同相）
脉冲偏差：相同的输出相反的转换（T之间的歪斜
PHL
–t
PLH
)
包装倾斜：不同的包在V输出之间的歪斜
ID
= 100 mV的
相同的电源电压，温度和封装类型。同样
输入信号电平与输出负载。
条件
V
OD
= 100
mV
民
3
3
–
–
–
–
–
典型值
4
4
–
–
–
0.2
–
1
最大
5
5
6
5
0.2
单位
ns
ns
ns
ns
ns
ns
ns
高频需要技术
参数
FMAX
描述
最大频率
V
DD
= 3.3V
条件
45 ％至55 ％的占空比
标准负载电路
图2.驱动器设计
民
–
典型值
–
最大
350
单位
兆赫
文件编号： 38-07588修订版**
第5 9
[+ ]反馈
初步
CY2DP818-2
1 ： 8时钟扇出缓冲器
特点
低电压操作V
DD
= 3.3V
1 ： 8扇出
单路输入可配置为LVDS ， LVPECL ，或LVTTL
8双LVPECL输出，启用/禁用
驱动50欧姆负载
低输入电容
低输出偏移
低传播延迟典型
（ TPD < 4纳秒）
提供工业级产品
可用的软件包包括： TSSOP
不超过Bellcore的802.3标准
运行频率高达350 MHz / 700 Mbps的
描述
这赛普拉斯系列网络电路的使用产生
先进的0.35微米CMOS工艺，实现了
业界最快的逻辑。
赛普拉斯CY2DP818-2扇出缓冲器功能单一
LVDS或单端LVTTL兼容的输入和八个
LVPECL输出对。
专为数据通信的时钟管理应用程序
阳离子，从单一的输入大的扇出减少加载
在输入时钟。
该CY2DP818-2非常适合于在这两个级别的翻译
单端至LVPECL和/或分配
LVPECL的基于时钟的信号。
赛普拉斯CY2DP818-2具有可配置的输入功能。
输入是用户可配置的通过Inconfig销为单
端或差分输入。
框图
EN1
Q1A
Q1B
EN2
Q2A
Q2B
EN3
引脚配置
输入
（ LVPECL / LVDS / LVTTL ）
Q3A
Q3B
Q4A
GND
VDD
EN1
EN2
EN3
EN4
InConfig
VDD
GND
输入A
输入B
GND
VDD
EN5
EN6
EN7
VDD
GND
GND
EN4
输入A
输入B
EN5
Q5A
Q4B
InConfig
EN6
Q5B
Q6A
Q6B
EN7
Q7A
Q7B
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
GND
Q1A
Q1B
Q2A
Q2B
Q3A
Q3B
Q4A
Q4B
VDD
Q5A
Q5B
Q6A
Q6B
Q7A
Q7B
Q8A
Q8B
GND
Q8A
Q8B
38引脚TSSOP
CY2DP818-2
产量
（ LVPECL ）
赛普拉斯半导体公司
文件编号： 38-07588牧师**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年11月5日
初步
引脚说明
引脚数
2,8,13,29,17
3,4,5,6,14,15,16
VDD
EN（ 1：7）
引脚名称
针标准接口
动力
动力
LVTTL / LVCMOS
地
电源
CY2DP818-2
描述
1 ， 9,12,18,19,20,38 GND
相应的输出使能时，这些
引脚拉高。
输出被禁止时，
连接到GND 。 EN7控制两个Q7 （A ， B）和
Q8(A,B)
差分输入对或单行。
LVPECL / LVDS
默认情况下。见InConfig所示。
差分输出
10,11
输入A ，输入B
默认值： LVPECL / LDVS
可选： LVTTL / LVCMOS
单针
LVPECL
37, 36,35,34,
33,32,31, 30,
28,27,26,25,
24,23,22,21
7
Q1 （ A，B ） ，Q2 （A ， B）
Q3 （ A，B ） ， Q4 （A ， B）
Q5 （ A，B ） ， Q6 （A ， B）
Q7 （ A，B ） ， Q8 （A ， B）
InConfig
LVTTL / LVCMOS
从默认的变换输入
LVPECL / LVDS （逻辑= 0 ）
要LVTTL / LVCMOS （逻辑= 1 ）
见输入接收器配置差分或
LVTTL / LVCMOS表（如下图），
图5
和
图6
了解更多信息
电源特性
参数
ICCD
IC
描述
动态电源电流
总电源电流
测试条件
V
DD
=最大。
输入切换占空比为50％ ，输出打开
V
DD
=最大。
输入切换占空比为50％ ，输出50欧姆，
FL = 100 MHz的
分钟。典型值。马克斯。
1.5
2.0
350
单位
毫安/
兆赫
mA
IC芯
核心电流时，输出负载为V
DD
=最大。
输入切换占空比为50％ ，输出禁用，
残
没有连接到VTT FL = 100 MHz的
50
mA
输入接收器配置为差分或LVTTL / LVCMOS
INCONFIG引脚7二进制值
1
0
输入接收器系列
LVTTL的LVCMOS
LVDS
LVPECL
输入接收器类型
单端，非反相，反相，偏置电阻无效
低电压差分信号
低电压伪（正）射极耦合逻辑
TTL输入逻辑用于接受或反转输入信号的功能控制
LVTTL / LVCMOS输入逻辑
输入条件
地
V
DD
地
V
DD
输入B （ - ）引脚11
输入A （ + ）引脚10
输入B （ - ）引脚11
输入A （ + ）引脚10
输入A （ + ）引脚10
输入B （ - ）引脚11
输入A （ + ）引脚10
输入B （ - ）引脚11
输入
真
输入
倒置
输入
倒置
输入
真
输入逻辑
输出逻辑Q引脚， Q1A或Q1
文件编号： 38-07588牧师**
第2页8
初步
绝对最大条件
参数
V
DD
V
DD
V
IN
V
OUT
V
TT
T
S
T
A
描述
直流电源电压
直流工作电压
直流输入电压
直流输出电压
输出端接电压
温度，贮藏
温度，操作
环境
广告
产业
非官能
实用
实用
输出
相对于V
SS
与或V
DD
应用的
相对于V
SS
条件
输入和V
CC
CY2DP818-2
分钟。
–0.3
–0.3
–0.3
–0.3
–
–65
0
–40
马克斯。
4.6
V
DD
+ 0.3
V
DD
+ 0.3
V
DD
+ 0.9
V
DD
÷
2
+150
70
+85
单位
V
V
V
V
V
°C
°C
多个电源：
对任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序
不是必需的。
DC电气规格
（ 3.3V - LVDS输入@ V
DD
= 3.3V ±5％ ，T
A
= 0 ° C至70 ° C或-40 ° C至85°C ）
参数
V
ID
V
IC
I
IH
I
IL
描述
差分输入电压幅度
差分输入共模
VoltageIV
ID
I
（最小值和最大值）。
输入高电流
输入低电平电流
V
DD
=最大。
V
DD
=最大。
V
IN
= V
DD
V
IN
= V
SS
条件
分钟。
100
典型值。
马克斯。
600
单位
mV
V
A
A
IVIDI/2
2.4–(IVIDI/2)
–
–
±10
±10
± 20
± 20
DC电气规格
（ 3.3V - LVPECL输入@ V
DD
= 3.3V ±5％ ，T
A
= 0 ° C至70 ° C或-40 ° C至85°C ）
参数
V
ID
V
IH
V
IL
I
IH
I
IL
V
CM
描述
差分输入电压的P-P
输入高电压
输入低电压
输入高电流
输入低电平电流
共模电压
条件
确保逻辑高电平
确保逻辑高电平
保证逻辑低电平
V
DD
=最大。
V
DD
=最大。
V
IN
= V
DD
V
IN
= V
SS
分钟。
400
2.15
1.5
–
–
1650
典型值。
–
–
–
±10
±10
–
马克斯。
2600
2.4
1.8
±20
±20
2250
单位
mV
V
V
A
A
mV
DC电气规格
（ 3.3V - LVTTL / LVCMOS输入@ V
DD
= 3.3V ±5％ ，T
A
= 0 ° C至70 ° C或-40 ° C至85°C ）
参数
V
IH
V
IL
I
IH
I
IL
I
I
V
IK
V
H
描述
输入高电压
输入低电压
输入高电流
输入低电平电流
输入高电流
钳位二极管电压
输入
迟滞
[1]
条件
确保逻辑高电平
保证逻辑低电平
V
DD
=最大
V
DD
=最大
V
DD
=最大，V
IN
= V
DD
（ MAX 。 ）
V
DD
=最小值，我
IN
= -18毫安
–
–
–0.7
80
–1.2
V
mV
V
IN
= 2.7V
V
IN
= 0.5V
分钟。
2
–
–
–
典型值。
–
–
–
–
马克斯。
–
0.8
1
–1
单位
V
V
A
A
DC电气规格
（ 3.3V - LVPECL输出@ V
DD
= 3.3V ±5％ ，T
A
= 0 ° C至70 ° C或-40 ° C至85°C ）
参数
V
OD
V
OC
描述
条件
RL = 50欧姆
RL = 50欧姆
分钟。
1000
–
典型值。
–
–
马克斯。
3600
300
单位
mV
mV
驱动器差分输出电压V
DD
=最小，V
IN
= V
IH
或V
IL
电压的P-P
司机共模
变化P-P
V
DD
=最小，V
IN
= V
IH
或V
IL
注意：
1.保证，但未经测试。
文件编号： 38-07588牧师**
第3页8
初步
参数
上升时间
下降时间
V
OH
V
OL
I
OS
输出高电压
输出低电压
短路电流
V
DD
=最小，V
IN
= V
IH
或V
IL
V
DD
=最小，V
IN
= V
IH
或V
IL
用户自定义的VTT RTT 。
V
DD
=最大，V
OUT
= GND
I
OH
= -12毫安
2.1
0.8
–
描述
差是20 ％至80％
条件
CL - 10 pF的RL和CL到GND RL = 50欧姆
分钟。
300
CY2DP818-2
典型值。
马克斯。
1200
–
–
–
3.0
1.3
–150
单位
ps
V
V
mA
DC电气规格
（ 3.3V - LVPECL输出@ V
DD
= 3.3V ±5％ ，T
A
= 0 ° C至70 ° C或-40 ° C至85°C ） （续）
AC开关特性
(@ V
DD
= 3.3V ±5％ ，T
A
= 0 ° C至70 ° C或-40 ° C至85°C ）
参数
t
PLH
t
PHL
T
PE
T
PD
t
SK(0)
t
SK （p）的
t
SK （t）的
描述
传输延迟 - 从低到高
传输延迟 - 高到低
使能（ EN）功能性操作
功能操作禁用
输出偏斜：同一个包的输出之间的偏斜（同相）
脉冲偏差：相同的输出相反的转换（T之间的歪斜
PHL
–t
PLH
)
包装倾斜：不同的包在输出端之间的歪斜
相同的电源电压，温度和封装类型。同样
输入信号电平与输出负载。
V
ID
= 100 mV的
条件
V
OD
= 100 mV的
分钟。
3
3
–
–
–
–
–
典型值。马克斯。单位
4
4
–
–
–
0.2
–
1
5
5
6
5
0.2
ns
ns
ns
ns
ns
ns
ns
高频需要技术
参数
FMAX
描述
最大频率
V
DD
= 3.3V
条件
45％ -55 ％的占空比
标准负载电路
分钟。
–
典型值。
–
马克斯。
350
单位
兆赫
图1.驱动程序设计
文件编号： 38-07588牧师**
第4页8
初步
A
脉冲
发电机
TPA
CY2DP818-2
50
TPC
VDD-2V
150
10pF
B
150
GND
50
城规会
标准终端
INA
1.2 V CM
1.4 V
0V差分
INB
QXA
1.2 V CM
1.0 V
1.4 V
0V差分
QXB
T
PLH
T
PHL
1.0 V
80%
0V差分
QXA - QXB
20%
tR
tF
图2.差分接收到驱动器的传输延迟和驱动过渡时间
[2,3,4,5]
A
脉冲
发电机
TPA
150
B
150
GND
50
TPC
50
城规会
VOC
视频点播
标准终端
V
I（A ）
V
I（B）
2.0V
1.6V
下一个设备
图3.测试电路和电压定义为驱动共模输出电压
[2,3,4,5]
注意事项：
2.所有输入脉冲提供由具有以下特征的一个频率发生器：吨
R
和T
F
≤
1纳秒;脉冲rerate = 50 Mpps的;脉冲宽度= 10
±
0.2纳秒。
3. RL = 50欧姆
±
1％ ; Zline = 50欧姆6“。
4. CL包括DUT内6仪器和夹具电容“ 。
5. TPA和B用于传播延迟和上升/下降的测量。 TPC仅用于挥发性有机物的测量，并以其他方式连接到V
DD
– 2.
文件编号： 38-07588牧师**
第5页8
QQ：2880707522 复制
