CY2DP314
1 ： 4差分时钟/数据扇出缓冲器
特点
四个ECL / PECL差分输出
一个ECL / PECL差分或单端输入
（ CLKA ）
一个HSTL差分或单端输入（ CLKB ）
热插拔/ -insertable
29 ps的典型输出至输出扭曲
95 ps的典型零件到部件歪斜
400 ps的典型传播延迟
0.16 ps的典型RMS相位抖动
7 ps的典型高峰期抖动
1.5 GHz的运行（ 2.7 - GHz的最大触发
频）
PECL和HSTL模式电源电压范围： V
CC
= 2.5V ±5％至
3.3V ± 5％，在V
EE
= 0V
ECL模式电源电压范围： V
E E
= -2.5V ±5％至-3.3V ± 5％的
随着V
CC
= 0V
工业级温度范围： -40 ° C至85°C
20引脚SSOP封装
温度补偿像100K ECL
功能说明
该CY2DP314是一个低偏移，低传播延迟2至4
差动扇出缓冲器旨在满足的要求
高性能的时钟和数据分发应用程序。该
装置上的SiGe技术实现，并具有充分
被优化以实现差分内部构架
低信号偏斜以高达1.5GHz的工作频率（全
摆动） 。
该器件是多两个差分输入通道
在内部路开关连接。这MUX是由CLK_SEL引脚控制。
该CY2DP314可能不仅作为一个差分时钟
缓冲液也可作为信号电平转换器和扇出的HSTL
或LVCMOS / LVTTL的单端信号，以4 ECL / PECL电
差分负载。
由于CY2DP314引入可忽略抖动的定时
预算，它是用于分配高频的理想选择，
在整个背架和板高精度时钟
通信系统。此外，先进的电路
设计方案中，例如内部温度补偿，
确保CY2DP314提供一致的性能
在不同的平台。
框图
VCC
CLKA
CLKA ＃
Q0
Q0#
引脚配置
VCC
NC
VCC
CLK_SEL
CLKA
CLKA ＃
CLKB
CLKB ＃
VEE
VCC
CY2DP314
Q1
Q1#
VEE
VCC
CLKB
CLKB ＃
Q2
Q2#
VEE
CLK_SEL
Q3
Q3#
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VCC
Q0
Q0#
Q1
Q1#
Q2
Q2#
Q3
Q3#
VCC
20引脚SSOP
VEE
赛普拉斯半导体公司
文件编号： 38-07550牧师* G
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2005年8月22日
CY2DP314
引脚德网络nitions
针
1,10,11,20,3
2
4
5
6
7
8
9
18,16,14,12
19,17,15,13
表1中。
控制
CLK_SEL
0
1
CLKA ， CLKA ＃输入对处于活动状态（默认状态，没有连接到引脚）
CLKA可以驱动用ECL-或PECL兼容的信号与相应的电源配置
CLKB ， CLKB ＃输入对处于活动状态。
CLKB可以驱动与各自的电源配置的HSTL兼容的信号
手术
NC
CLK_SEL
CLKA
CLKA ＃
CLKB
CLKB ＃
VEE
[2]
Q[0:3]#
Q[0:3]
我， PD
我， PD
[1]
我， PD / PU
我， PD
我， PD / PU
-PWR
O
O
ECL / PECL
ECL / PECL
ECL / PECL
HSTL
HSTL
动力
ECL / PECL
ECL / PECL
名字
VCC
I / O
PWR +
TYPE
动力
无连接
输入时钟选择
默认的差分时钟输入
默认的差分时钟输入
备用差分时钟输入
备用差分时钟输入
供电方面，负极连接
互补输出
真正的输出
描述
供电方面，积极的方面
管理机构
下列机构提供规范适用于
CY2DP314 。该机构名称及有关的规范
在下面列出的
表2中。
表2中。
机构名称
JEDEC
规范
JESD 020B （ MSL ）
JESD 8-6 （ HSTL ）
JESD 51 （西塔JA ）
JESD 8-2 （ ECL）的
JESD 65 -B （偏移，抖动）
883E方法1012.1 （热的Theta JC ）
军规
注意事项：
1.在I / O列，下面的符号用于：我的输入，O的输出， PD为下拉菜单中， PU为上拉，而PWR为电源。
2.在电致化学发光模式（负电源模式），V
EE
要么是-3.3V和-2.5V和V
CC
连接到GND （0V）。在PECL电模式（正电源模式） ，
V
EE
连接到GND （0V）和V
CC
或者是+ 3.3V或+ 2.5V 。在这两种模式中，输入和输出电平为参考，以最积极的电源（V
CC
)
而且V之间
CC
和V
EE
.
文件编号： 38-07550牧师* G
第10 2
CY2DP314
绝对最大额定值
参数
V
CC
V
EE
T
S
T
J
ESD
h
M
SL
描述
正电源电压
负电源电压
温度，贮藏
温度，结
ESD保护
湿度敏感度等级
组装模具
条件
非官能
非官能
非官能
非官能
人体模型
2000
3
50
分钟。
–0.3
-4.6
–65
马克斯。
4.6
0.3
+150
150
单位
V
V
°C
°C
V
不适用
门
门数二手盖茨总数
多个电源：
对任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序不是必需的。
工作条件
参数
LU
I
T
A
Jc
Ja
I
EE
C
IN
L
IN
V
IN
V
TT
V
OUT
I
IN
描述
闭锁抗扰度
温度，工作环境
耗散，结到外壳
耗散，结到环境
最大静态电源电流
输入引脚电容
引脚电感
输入电压
输出端接电压
输出电压
输入电流
[6]
相对于V
CC
相对于V
CC
[5]
[5]
条件
功能，典型的
实用
实用
实用
V
EE
针
分钟。
100
–40
37
[3]
132
[3]
马克斯。
+85
单位
mA
°C
° C / W
° C / W
130
[4]
3
1
–0.3
–0.3
V
CC
+ 0.3
V
CC
– 2
V
CC
+ 0.3
l150l
mA
pF
nH
V
V
V
uA
相对于V
CC[5]
V
IN
= V
IL
或V
IN
= V
IH
PECL / HSTL DC电气规格
参数
V
CC
V
CMR
V
X
V
OH
V
OL
V
IH
V
IL
描述
工作电压
PECL输入差分交叉点
电压
[7]
HSTL输入差分交叉点
电压
[8]
输出高电压
输出低电压
V
CC
= 3.3V ± 5%
V
CC
= 2.5V ± 5%
输入电压，高
输入电压，低
条件
2.5V ± 5%, V
EE
= 0.0V
3.3V ± 5%, V
EE
= 0.0V
微分运算
标准负载差
手术
I
OH
= -30毫安
[9]
I
OL
= -5毫安
[9]
单端工作
单端工作
分钟。
2.375
3.135
1.2
0.68
V
CC
– 1.25
V
CC
– 1.995
V
CC
–1.995
V
CC
– 1.165
V
CC
–
1.945
[10]
马克斯。
2.625
3.465
V
CC
0.9
V
CC
– 0.7
V
CC
– 1.5
V
CC
– 1.3
V
CC
– 0.880
[10]
V
CC
– 1.625
单位
V
V
V
V
V
V
V
V
V
注意事项：
3.西塔JA EIA 51 JEDEC测试板条件（典型值） ;西塔JC 883E方法1012.1 。
4.功率计算： V
CC
* I
EE
+0.5 (I
OH
+ I
OL
) (V
OH
– V
OL
） （使用差分输出数） ;我
EE
不包括当前去片外。
5.其中V
CC
为3.3V ±5％或2.5V ±5％。
6.输入具有内部上拉/下拉或偏置影响输入电流的电阻。
7.请参阅
图1 。
8. V
X
交流（AC）是差分HSTL输入信号的交叉点。当交叉点是V内获得正常交流操作
X
（AC）的范围内与输入
摆在于内伏
DIF
（ AC）特定连接的阳离子。违反第五
X
交流（AC）或V
DIF
（AC）的影响，该装置的传播延迟，设备和部件到部件歪斜。请参阅
图2中。
9.相当于为VTT终止为50Ω 。我
OHmin
= (V
OHmin
-V
TT
)/50; I
OHMAX
=(V
OHMAX
-V
TT
)/50; I
OLMIN
=(V
OLMIN
-V
TT
)/50; I
OLmax
=(V
OLmax
-V
TT
)/50.
10. V
IL
将向下运行到V
EE
; V
IH
在高达V
CC
.
文件编号： 38-07550牧师* G
第10 3
CY2DP314
ECL DC电气规格
参数
V
EE
V
CMR
V
OH
V
OL
V
IH
V
IL
描述
负电源
ECL输入差分交叉点
电压
[7]
输出高电压
输出低电压
V
EE
= –3.3V ± 5%
V
EE
= –2.5V ± 5%
输入电压，高
输入电压，低
条件
–2.5V ± 5%, V
CC
= 0.0V
–3.3V ± 5%, V
CC
= 0.0V
微分运算
I
OH
= -30毫安
[9]
I
OL
= –5
mA
[9]
分钟。
–2.625
–3.465
V
EE
+ 1.2
–1.25
–1.995
–1.995
–1.165
–1.945
[10]
马克斯。
–2.375
–3.135
0V
–0.7
–1.5
–1.3
–0.880
[10]
–1.625
单位
V
V
V
V
V
V
单端工作
单端工作
AC电气规格
参数
V
PP
V
CMRO
F
CLK
T
PD
V
DIF
V
X
Vo
TSK
(0)
TSK
(PP)
t
JIT （ PER ）
t
JIT （ PN ）
描述
ECL / PECL输入差分输入
电压
[7]
输出共模电压范围
输入频率
传播延迟CLKA或CLKB到
输出对
[12]
HSTL差分输入电压
[11]
HSTL输入差分交叉点
电压
[8]
输出电压（峰 - 峰值;见
图2）
输出至输出扭曲
部分到部分输出偏移
[12]
条件
微分运算
分钟。
0.1
典型值。
马克斯。
1.3
单位
V
V
V
CC
–
1.425
50 ％占空比标准负载
PECL ， ECL < 660兆赫
HSTL < 1 GHz的
占空比标准负载
微分运算
标准负载差
手术
＆ LT ; 1 GHz的
<660兆赫
[12]
见
科幻gure 3
156.25兆赫
[12]
156.25兆赫，宽带， 3.3V
156.25兆赫，过滤， 3.3V
312.5兆赫，宽带， 3.3V
312.5兆赫，过滤， 3.3V
–
280
280
0.4
0.68
0.375
–
–
–
–
–
–
–
–
0.08
29
95
7
0.175
0.159
0.266
0.260
400
400
1.5
650
750
1.9
0.9
–
50
150
15
–
–
–
–
50
0.3
GHz的
ps
ps
V
V
V
ps
ps
ps
ps
ps
ps
ps
ps
ns
输出周期抖动（峰）
[13]
输出RMS相位抖动
[12, 13]
（见
图6）
TSK
(P)
T
R
,T
F
输出脉冲偏斜
[14]
660兆赫
[12]
见
科幻gure 3
输出上升/下降时间（见
图2）
占空比为50％
差是20 ％至80％
注意事项：
11. V
DIF
交流（AC）是维持AC特性包括tkpd和设备到设备偏斜所需的最小差分HSTL输入电压摆幅。
12. 50％的占空比;标准负载;差异化经营。
13.有关抖动的更多信息，请参考应用笔记“了解数据表的抖动规范赛普拉斯时序产品” 。
14.输出脉冲偏斜的传播延迟时间的绝对差值： |吨
PLH
– t
PHL
|.
.
文件编号： 38-07550牧师* G
第10 4
CY2DP314
时序定义
VCC
VCM R M AX = VCC
V IH
VPP
V P P RA N G - é
0 .1 V - 1 .3 V
VCM
V IL
V C M R M中= V E E + 1.2
VEE
图1. PECL / ECL输入波形的定义
VCC
V C C = 3.3 V
V IH
V·D IF = > =
在0 0.4 V M
V X米X = 0 0.9 V
V·D IF
VX
V IL
VEE
V E E = 0 0.0 V
V X M在= 0 0.6 8
图2.差分HSTL输入波形的定义
TR ， TF ，
2 0 -8 0 %
VO
图3. ECL / LVPECL输出
在P ü吨
C罗C k的
V P P
TP L H ，
牛逼P（D）
ü TP ü吨
C罗C k的
tP的H L
V
TS K（ O）
一个N 2 O前作
ü TP ü吨
C罗C k的
图4.传输延迟（T
PD
） ，输出脉冲偏斜（ |吨
PLH
-t
PHL
| ） ，并输出至输出偏斜（T
SK （ O）
)
为CLKA或CLKB到输出对， PECL / ECL到PECL / ECL
文件编号： 38-07550牧师* G
第10个5
CY2DP314
1 2 ： 4差分时钟/数据扇出缓冲器
特点
四个ECL / PECL差分输出
一个ECL / PECL差分或单端输入
（ CLKA ）
一个HSTL差分或单端输入（ CLKB ）
热插拔/ -insertable
50 ps的输出至输出扭曲
150 - ps的设备到设备的歪斜
400 ps的传播延迟（典型值）
0.8 ps的RMS周期抖动（最大）
1.5 GHz的运行（ 2.7 - GHz的最大触发
频）
PECL和HSTL模式电源电压范围： V
CC
= 2.5V ±5％至
3.3V ± 5％，在V
EE
= 0V
ECL模式电源电压范围： V
E E
= -2.5V ±5％至-3.3V ± 5％的
随着V
CC
= 0V
工业级温度范围： -40 ° C至85°C
20引脚SSOP封装
温度补偿像100K ECL
功能说明
该CY2DP314是一个低偏移，低传播延迟2至4
差动扇出缓冲器旨在满足的要求
高性能的时钟和数据分发应用程序。该
装置上的SiGe技术实现，并具有充分
被优化以实现差分内部构架
低信号偏斜以高达1.5GHz的工作频率（全
摆动） 。
该器件是多两个差分输入通道
在内部路开关连接。这MUX是由CLK_SEL引脚控制。
该CY2DP314可能不仅作为一个差分时钟
缓冲液也可作为信号电平转换器和扇出的HSTL
或LVCMOS / LVTTL的单端信号，以4 ECL / PECL电
差分负载。
由于CY2DP314引入可忽略抖动的定时
预算，它是用于分配高频的理想选择，
在整个背架和板高精度时钟
通信系统。此外，先进的电路
设计方案中，例如内部温度补偿，
确保CY2DP314提供一致的性能
在不同的平台。
框图
VCC
CLKA
CLKA ＃
Q0
Q0#
引脚配置
VCC
NC
VCC
CLK_SEL
CLKA
CLKA ＃
CLKB
CLKB ＃
VEE
VCC
CY2DP314
Q1
Q1#
VEE
VCC
CLKB
CLKB ＃
Q2
Q2#
VEE
CLK_SEL
Q3
Q3#
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VCC
Q0
Q0#
Q1
Q1#
Q2
Q2#
Q3
Q3#
VCC
20引脚SSOP
VEE
赛普拉斯半导体公司
文件编号： 38-07550牧师* E
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年9月27日
CY2DP314
引脚德网络nitions
针
1,10,11,20,3
2
4
5
6
7
8
9
18,16,14,12
19,17,15,13
表1中。
控制
CLK_SEL
0
1
CLKA ， CLKA ＃输入对处于活动状态（默认状态，没有连接到引脚）
CLKA可以驱动用ECL-或PECL兼容的信号与相应的电源配置
CLKB ， CLKB ＃输入对处于活动状态。
CLKB可以驱动与各自的电源配置的HSTL兼容的信号
手术
NC
CLK_SEL
CLKA
CLKA ＃
CLKB
CLKB ＃
VEE
[2]
Q[0:3]#
Q[0:3]
我， PD
我， PD
[1]
我， PD / PU
我， PD
我， PD / PU
-PWR
O
O
LVCMOS
ECL / PECL
ECL / PECL
HSTL
HSTL
动力
ECL / PECL
ECL / PECL
名字
VCC
I / O
PWR +
TYPE
动力
无连接
输入时钟选择
默认的差分时钟输入
默认的差分时钟输入
备用差分时钟输入
备用差分时钟输入
供电方面，负极连接
互补输出
真正的输出
描述
供电方面，积极的方面
管理机构
下列机构提供规范适用于
CY2DP314 。该机构名称及有关的规范
在下面列出的
表2中。
表2中。
机构名称
JEDEC
规范
JESD 020B （ MSL ）
JESD 8-6 （ HSTL ）
JESD 51 （西塔JA ）
JESD 8-2 （ ECL）的
JESD 65 -B （偏移，抖动）
883E方法1012.1 （热的Theta JC ）
军规
注意事项：
1.在I / O列，下面的符号用于：我的输入，O的输出， PD为下拉菜单中， PU为上拉，并为PWR电源
2.在电致化学发光模式（负电源模式），V
EE
要么是-3.3V和-2.5V和V
CC
连接到GND （0V）。在PECL电模式（正电源模式） ，
V
EE
连接到GND （0V）和V
CC
或者是+ 3.3V或+ 2.5V 。在这两种模式中，输入和输出电平为参考，以最积极的电源（V
CC
)
而且V之间
CC
和V
EE
.
文件编号： 38-07550牧师* E
第2 9
CY2DP314
绝对最大额定值
参数
V
CC
V
EE
T
S
T
J
ESD
h
M
SL
描述
正电源电压
负电源电压
温度，贮藏
温度，结
ESD保护
湿度敏感度等级
组装模具
条件
非官能
非官能
非官能
非官能
人体模型
2000
3
50
分钟。
–0.3
-4.6
–65
马克斯。
4.6
0.3
+150
150
单位
V
V
°C
°C
V
不适用
门
门数二手盖茨总数
多个电源：
对任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序不是必需的。
工作条件
参数
I
BB
LU
I
T
A
Jc
Ja
I
EE
C
IN
L
IN
V
IN
V
TT
V
OUT
I
IN
描述
输出电流参考
闭锁抗扰度
温度，工作环境
耗散，结到外壳
耗散，结到环境
最大静态电源电流
输入引脚电容
引脚电感
输入电压
输出端接电压
输出电压
输入电流
[6]
相对于V
CC
[5]
条件
相对于V
BB
功能，典型的
实用
实用
实用
V
EE
针
分钟。
100
–40
37
[3]
132
[3]
马克斯。
|200|
+85
单位
uA
mA
°C
° C / W
° C / W
130
[4]
3
1
–0.3
–0.3
V
CC
+ 0.3
V
CC
– 2
V
CC
+ 0.3
l150l
mA
pF
nH
V
V
V
uA
相对于V
CC[5]
相对于V
CC[5]
V
IN
= V
IL
或V
IN
= V
IH
PECL / HSTL DC电气规格
参数
V
CC
V
CMR
V
X
V
OH
V
OL
V
IH
V
IL
描述
工作电压
PECL输入差分交叉点
电压
[7]
条件
2.5V ± 5%, V
EE
= 0.0V
3.3V ± 5%, V
EE
= 0.0V
微分运算
分钟。
2.375
3.135
1.2
0.68
V
CC
– 1.25
V
CC
– 1.995
V
CC
–1.995
V
CC
– 1.165
V
CC
– 1.945
[10]
马克斯。
2.625
3.465
V
CC
0.9
V
CC
– 0.7
V
CC
– 1.5
V
CC
– 1.3
V
CC
– 0.880
[10]
V
CC
– 1.625
单位
V
V
V
V
V
V
V
V
V
HSTL输入差分交叉点电压标准负载差
AGE
[8]
手术
输出高电压
输出低电压
V
CC
= 3.3V ± 5%
V
CC
= 2.5V ± 5%
输入电压，高
输入电压，低
I
OH
= -30毫安
[9]
I
OL
= -5毫安
[9]
单端工作
单端工作
注意事项：
3.西塔JA EIA 51 JEDEC测试板条件（典型值） ;西塔JC 883E方法1012.1 。
4.功率计算： V
CC
* I
EE
+0.5 (I
OH
+ I
OL
) (V
OH
– V
OL
） （使用差分输出数） ;我
EE
不包括当前去片外。
5.其中V
CC
为3.3V ±5％或2.5V ±5％。
6.输入具有内部上拉/下拉或偏置影响输入电流的电阻。
7.请参阅
图1 。
8. V
X
交流（AC）是差分HSTL输入信号的交叉点。当交叉点是V内获得正常交流操作
X
（AC）的范围内与输入
摆在于内伏
DIF
（ AC）特定连接的阳离子。违反第五
X
交流（AC）或V
DIF
（AC）的影响，该装置的传播延迟，设备和部件到部件歪斜。请参阅
图2中。
9.相当于为VTT终止为50Ω 。我
OHmin
= (V
OHmin
-V
TT
)/50; I
OHMAX
=(V
OHMAX
-V
TT
)/50; I
OLMIN
=(V
OLMIN
-V
TT
)/50; I
OLmax
=(V
OLmax
-V
TT
)/50.
10. V
IL
将向下运行到V
EE
; V
IH
在高达V
CC
.
文件编号： 38-07550牧师* E
第3 9
CY2DP314
ECL DC电气规格
参数
V
EE
V
CMR
V
OH
V
OL
V
IH
V
IL
描述
负电源
ECL输入差分交叉点
电压
[7]
输出高电压
输出低电压
V
EE
= –3.3V ± 5%
V
EE
= –2.5V ± 5%
输入电压，高
输入电压，低
条件
–2.5V ± 5%, V
CC
= 0.0V
–3.3V ± 5%, V
CC
= 0.0V
微分运算
I
OH
= -30毫安
[9]
I
OL
= –5
mA
[9]
分钟。
–2.625
–3.465
V
EE
+ 1.2
–1.25
–1.995
–1.995
–1.165
–1.945
[10]
马克斯。
–2.375
–3.135
0V
–0.7
–1.5
–1.3
–0.880
[10]
–1.625
单位
V
V
V
V
V
V
单端工作
单端工作
AC电气规格
参数
V
PP
V
CMRO
F
CLK
T
PD
V
DIF
V
X
Vo
TSK
(0)
TSK
(PP)
T
每
TSK
(P)
T
R
,T
F
描述
ECL / PECL输入差分输入
电压
[7]
输出共模电压范围（典型值）。
输入频率
传播延迟CLKA或CLKB到
输出对
[12]
HSTL差分输入电压
[11]
50 ％占空比标准负载
PECL ， ECL = 660 MHz的
HSTL < 1GHz的
占空比标准负载
微分运算
–
280
280
0.4
0.68
0.375
–
–
–
见图3
–
0.08
条件
微分运算
分钟。
0.1
V
CC
– 1.425
1.5
650
750
1.9
0.9
–
50
150
0.8
50
0.3
马克斯。
1.3
单位
V
V
GHz的
ps
ps
V
V
V
ps
ps
ps
ps
ns
HSTL输入差分交叉点电压标准负载差
AGE
[8]
手术
输出电压（峰 - 峰值;见
图2）
输出至输出扭曲
部分到部分输出偏移
输出周期抖动（ RMS）
[13]
输出脉冲偏斜
[14]
＆ LT ; 1 GHz的
660兆赫
[12]
见图3
660兆赫
[12]
660兆赫
[12]
660兆赫
[12]
输出上升/下降时间（见图2）
660 MHz的50 ％占空比
差是20 ％至80％
注意事项：
11. V
DIF
交流（AC）是维持AC特性包括tkpd和设备到设备偏斜所需的最小差分HSTL输入电压摆幅。
12. 50％的占空比;标准负载;差异化经营。
13.对于3.3V电源。通过抖动使用至少10,000安捷伦8133A脉冲发生器与8500A力科的WaveMaster示波器测量差异
数据点。
14.输出脉冲偏斜的传播延迟时间的绝对差值： |吨
PLH
– t
PHL
|.
.
文件编号： 38-07550牧师* E
第4页第9
CY2DP314
时序定义
VCC
VCM R M AX = VCC
V IH
VPP
V P P RA N G - é
0 .1 V - 1 .3 V
VCM
V IL
V C M R M中= V E E + 1.2
VEE
图1. PECL / ECL输入波形的定义
VCC
V C C = 3.3 V
V IH
V·D IF = > =
在0 0.4 V M
V X米X = 0 0.9 V
V·D IF
VX
V IL
VEE
V E E = 0 0.0 V
V X M在= 0 0.6 8
图2.差分HSTL输入波形的定义
TR ， TF ，
2 0 -8 0 %
VO
图3. ECL / LVPECL输出
在P ü吨
C罗C k的
V P P
TP L H ，
牛逼P（D）
ü TP ü吨
C罗C k的
tP的H L
V
TS K（ O）
一个N 2 O前作
ü TP ü吨
C罗C k的
图4.传输延迟（T
PD
） ，输出脉冲偏斜（ |吨
PLH
-t
PHL
| ） ，并输出至输出偏斜（T
SK （ O）
)
为CLKA或CLKB到输出对， PECL / ECL到PECL / ECL
文件编号： 38-07550牧师* E
第5 9
QQ：2881677436 复制
